[发明专利]包括通孔阵列的集成电路及其制造方法在审
申请号: | 201811210332.7 | 申请日: | 2018-10-17 |
公开(公告)号: | CN109698158A | 公开(公告)日: | 2019-04-30 |
发明(设计)人: | 金容德 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/522;H01L23/528 |
代理公司: | 广州华进联合专利商标代理有限公司 44224 | 代理人: | 刘培培;黄隶凡 |
地址: | 韩国京畿道水*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开提供一种集成电路(IC)及制造其的方法。集成电路包括通孔堆叠,且所述通孔堆叠包括包含位于相同水平高度处的多个通孔的通孔阵列。通孔阵列的多个通孔排列在相邻的导电层的迹线之间的交叉处且沿所述迹线之间的中心线排列。此外,通孔交叠平行于导电层的迹线延伸。因此,可减少因通孔阵列而被牺牲的迹线的数目,且集成电路可因改善的可布线性而具有增强的性能及减小的面积。 | ||
搜索关键词: | 通孔 通孔阵列 迹线 集成电路 导电层 堆叠 交叉处 减小 交叠 制造 平行 延伸 | ||
【主权项】:
1.一种集成电路,包括:第一导电层,包括在第一横向方向上彼此平行地延伸的第一迹线上的导电图案中的第一导电图案;第二导电层,包括在第二横向方向上彼此平行地延伸的第二迹线上的导电图案中的第二导电图案及第三导电图案;第三导电层,包括在所述第一横向方向上彼此平行地延伸的第三迹线上的导电图案中的第四导电图案;第一通孔阵列,包括第一通孔及第二通孔,其中所述第一通孔连接到所述第一导电图案的顶表面及所述第二导电图案的底表面,且其中所述第二通孔连接到所述第一导电图案的所述顶表面及所述第三导电图案的底表面;以及第二通孔阵列,包括第三通孔及第四通孔,其中所述第三通孔连接到所述第二导电图案的顶表面及所述第四导电图案的底表面,且其中所述第四通孔连接到所述第三导电图案的顶表面及所述第四导电图案的所述底表面,其中所述第二导电层还包括第五导电图案,所述第五导电图案对准所述第二迹线中位于所述第二导电图案与所述第三导电图案之间的一者,所述第五导电图案在所述第二横向方向上延伸且不与所述第二导电图案及所述第三导电图案耦合。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811210332.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造