[发明专利]包括通孔阵列的集成电路及其制造方法在审

专利信息
申请号: 201811210332.7 申请日: 2018-10-17
公开(公告)号: CN109698158A 公开(公告)日: 2019-04-30
发明(设计)人: 金容德 申请(专利权)人: 三星电子株式会社
主分类号: H01L21/768 分类号: H01L21/768;H01L23/522;H01L23/528
代理公司: 广州华进联合专利商标代理有限公司 44224 代理人: 刘培培;黄隶凡
地址: 韩国京畿道水*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开提供一种集成电路(IC)及制造其的方法。集成电路包括通孔堆叠,且所述通孔堆叠包括包含位于相同水平高度处的多个通孔的通孔阵列。通孔阵列的多个通孔排列在相邻的导电层的迹线之间的交叉处且沿所述迹线之间的中心线排列。此外,通孔交叠平行于导电层的迹线延伸。因此,可减少因通孔阵列而被牺牲的迹线的数目,且集成电路可因改善的可布线性而具有增强的性能及减小的面积。
搜索关键词: 通孔 通孔阵列 迹线 集成电路 导电层 堆叠 交叉处 减小 交叠 制造 平行 延伸
【主权项】:
1.一种集成电路,包括:第一导电层,包括在第一横向方向上彼此平行地延伸的第一迹线上的导电图案中的第一导电图案;第二导电层,包括在第二横向方向上彼此平行地延伸的第二迹线上的导电图案中的第二导电图案及第三导电图案;第三导电层,包括在所述第一横向方向上彼此平行地延伸的第三迹线上的导电图案中的第四导电图案;第一通孔阵列,包括第一通孔及第二通孔,其中所述第一通孔连接到所述第一导电图案的顶表面及所述第二导电图案的底表面,且其中所述第二通孔连接到所述第一导电图案的所述顶表面及所述第三导电图案的底表面;以及第二通孔阵列,包括第三通孔及第四通孔,其中所述第三通孔连接到所述第二导电图案的顶表面及所述第四导电图案的底表面,且其中所述第四通孔连接到所述第三导电图案的顶表面及所述第四导电图案的所述底表面,其中所述第二导电层还包括第五导电图案,所述第五导电图案对准所述第二迹线中位于所述第二导电图案与所述第三导电图案之间的一者,所述第五导电图案在所述第二横向方向上延伸且不与所述第二导电图案及所述第三导电图案耦合。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811210332.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top