[发明专利]一种基于FPGA的目标检测网络及其实现方法有效
| 申请号： | 201811213005.7 | 申请日： | 2018-10-18 |
| 公开（公告）号： | CN109472734B | 公开（公告）日： | 2022-12-27 |
| 发明（设计）人： | 顾晓东;王玉玺 | 申请（专利权）人： | 江苏第二师范学院（江苏省教育科学研究院） |
| 主分类号： | G06T1/20 | 分类号： | G06T1/20;G06T1/60 |
| 代理公司： | 南京众联专利代理有限公司 32206 | 代理人： | 叶涓涓 |
| 地址： | 210000 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA的目标检测网络及其实现方法，网络包括若干卷积层、若干池化层、上采样层、Route层、YOLO输出层，卷积层输出结果交替写入两个外部SRAM中；卷积层加速器包括四组移位寄存器和12个卷积运算操作单元；卷积层的二维卷积操作由四组移位寄存器实现；池化层输出结果交替写入两个SRAM中；目标检测网络各层之间的启动切换由握手信号决定；数据调度模块操纵SDRAM缓存图像数据，发送整帧图像数据至后续模块，将权值矩阵发送至卷积层中。本发明能够实现卷积层的加速，将传输时间掩盖于计算时间，得到FPGA平台计算吞吐与内存带宽的最佳匹配，达到最高计算‑通信比。 | ||
| 搜索关键词： | 一种 基于 fpga 目标 检测 网络 及其 实现 方法 | ||
【主权项】：
1.一种基于FPGA的目标检测网络，其特征在于：包括若干卷积层、若干池化层、上采样层、Route层、YOLO输出层，其中卷积层输出结果交替写入两个外部SRAM中；卷积层加速器包括四组移位寄存器和12个卷积运算操作单元，由计数器控制，按次序由12个卷积操作运算单元输出卷积结果，并根据计数器的数值剔除无效的卷积结果；卷积层的二维卷积操作由四组移位寄存器实现；池化层输出结果交替写入两个外部SRAM中；目标检测网络各层之间的启动切换由握手信号决定；数据调度模块操纵SDRAM缓存图像数据，发送整帧图像数据至后续模块，还将权值矩阵发送至卷积层中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于江苏第二师范学院（江苏省教育科学研究院），未经江苏第二师范学院（江苏省教育科学研究院）许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811213005.7/，转载请声明来源钻瓜专利网。
