[发明专利]基于FPGA的有源配电网实时仿真器输出模块设计方法

摘要

一种基于FPGA的有源配电网实时仿真器输出模块设计方法，在基于FPGA的有源配电网实时仿真器的上位机中，读取待仿真的有源配电网基本参数，设定输出模块参数和采样间隔；对实时仿真器进行复位操作；完成对以太网寄存器配置；启动实时仿真，采样计数器数值累加；如采样计数器数值等于采样间隔，则采样计数器数值清零，并将要观测的测量量进行缓存处理后封装为以太网数据包，经以太网接口发送给上位机进行处理和实时显示；如达到仿真时间结束。本发明可以将实时仿真器仿真结果实时传输到上位机PC上进行实时存储和实时画图显示，提高了基于FPGA的有源配电网实时仿真器的用户交互性能，为实现基于FPGA的有源配电网实时仿真器商业化推广应用奠定了基础。

主权项

1.一种基于FPGA的有源配电网实时仿真器输出模块设计方法，其特征在于，包括如下步骤：1)在基于FPGA的有源配电网实时仿真器的上位机中，读取待仿真的有源配电网元件基本参数，形成节点电导矩阵，设定实时仿真步长Δt，并下载到FPGA中，设定要观测的电气系统测量量的数量ne、控制系统测量量的数量nc、以太网模块可传输测量量的数量的最大值nt，其中ne、nc和nt均为自然数且满足0≤ne+nc≤nt，设置采样计数器，设定输出结果的采样间隔Ns，其中Ns为正整数；2)在基于FPGA有源配电网实时仿真器的FPGA开发板上，对有源配电网实时仿真器进行全局复位操作，对采样计数器清零，并完成对以太网物理层PHY芯片的初始化；3)完成对以太网寄存器配置操作；4)将以太网数据发送使能信号置位，并设置仿真时刻t＝0，启动实时仿真；5)仿真时间向前推动一个步长，t＝t+Δt；6)完成步骤5)所述步长的仿真计算，得到要观测的ne个电气系统测量量、nc个控制系统测量量，采样计数器数值加1；7)判断采样计数器数值是否等于输出结果的采样间隔Ns，若相等则将采样计数器清零并进入下一步，否则跳转至步骤11)；8)将步骤6)所述的要观测的ne个电气系统测量量、nc个控制系统测量量，以及nt‑ne‑nc个十六进制数“00000000”依次存入数据缓存模块中，将数据从数据缓存模块中读出；9)将步骤8)中从数据缓存模块读出的数据封装成以太网数据包；10)将所述以太网数据包经由FPGA以太网数据发送接口、基于FPGA有源配电网实时仿真器的FPGA开发板上的以太网物理层PHY芯片、网络变压器、RJ45连接器、双绞线电缆发送给上位机PC，进行对数据的处理和实时存储显示，完成发送后进入下一步；11)判断物理时间是否达到仿真时间t，如达到仿真时间t，则进入下一步，否则有源配电网实时仿真器待机至仿真时间t后，进入下一步；12)判断仿真时间t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤5)。