[发明专利]一种射频电感电路

摘要

一种射频电感电路，由带有反馈模块的第一跨导单元(1)，带有反馈模块的第二跨导单元(2)，第一可调跨导单元(3)，第二可调跨导单元(4)以及电流镜反馈单元(5)组成。其中，带有反馈模块的第一跨导单元(1)与第一可调跨导单元(3)连接形成第一等效电感回路，带有反馈模块的第二跨导单元(2)与第二可调跨导单元(4)连接形成第二等效电感回路，第一等效电感回路和第二等效电感回路皆与电流镜反馈单元(5)连接，也与差分信号的输入端相连，使得新型射频电感电路具有高Q值、大电感值并可调谐，且在宽输入信号动态范围内Q值与电感值能保持恒定。

主权项

1.一种射频电感电路，其特征在于，包括：带有反馈模块的第一跨导单元(1)，带有反馈模块的第二跨导单元(2)，第一可调跨导单元(3)，第二可调跨导单元(4)以及电流镜反馈单元(5)；其中：所述射频电感电路中带有反馈模块的第一跨导单元(1)由第一N型MOS晶体管(Mn1)、第二N型MOS晶体管(Mn2)和第十四N型MOS晶体管(MR2)组成,带有反馈模块的第二跨导单元(2)由第四N型MOS晶体管(Mn4)、第五N型MOS晶体管(Mn5)和第十三N型MOS晶体管(MR1)组成，第一可调跨导单元(3)由第二P型MOS晶体管(Mp2)与第六N型MOS晶体管(Mn6)组成，第二可调跨导单元(4)由第一P型MOS晶体管(Mp1)与第三N型MOS晶体管(Mn3)构成，电流镜反馈单元(5)由第七N型MOS晶体管(Mn7)、第八N型MOS晶体管(Mn8)、第九N型MOS晶体管(Mn9)、第十N型MOS晶体管(Mn10)、第十一N型MOS晶体管(Mn11)、第十二N型MOS晶体管(Mn12)、第三P型MOS晶体管(Mp3)、第四P型MOS晶体管(Mp4)、第五P型MOS晶体管(Mp5)、第六P型MOS晶体管(Mp6)、第七P型MOS晶体管(Mp7)、第八P型MOS晶体管(Mp8)组成；其中：所述射频电感电路的输入端(Vin+)同时连接第一N型MOS晶体管(Mn1)的漏极和第三N型MOS晶体管(Mn3)的源极，第二N型MOS晶体管(Mn2)的漏极和第一N型MOS晶体管(Mn1)的源极相连，第十四N型MOS晶体管(MR2)的漏极与第二N型MOS晶体管(Mn2)的栅极相连，第十四N型MOS晶体管(MR2)的源极与第六N型MOS晶体管(Mn6)的漏极相连，第六N型MOS晶体管(Mn6)的源极与该电感电路的另一输入端(Vin‑)相连，从而形成第一等效电感回路；电流镜反馈单元中的第七N型MOS晶体管(Mn7)的栅极与第二N型MOS晶体管(Mn2)的栅极相连，第八N型MOS晶体管(Mn8)的漏极与第七N型MOS晶体管(Mn7)的漏极相连，第九N型MOS晶体管(Mn9)的栅极同时与第八N型MOS晶体管(Mn8)的栅极及第三P型MOS晶体管(Mp3)的漏极相连，第四P型MOS晶体管(Mp4)的漏极与第九N型MOS晶体管(Mn9)的漏极相连，第五P型MOS晶体管(Mp5)的栅极同时与第四P型MOS晶体管(Mn4)的栅极及第九N型MOS晶体管(Mn9)的漏极相连，第五P型MOS晶体管(Mn5)的漏极与输入端(Vin+)相连；与此类似，该电感电路的另一输入端(Vin‑)同时连接第四N型MOS晶体管(Mn4)的漏极和第六N型MOS晶体管(Mn6)的源极，第五N型MOS晶体管(Mn5)的漏极和第四N型MOS晶体管(Mn4)的源极相连，第十三N型MOS晶体管(MR1)的漏极与第五N型MOS晶体管(Mn5)的栅极相连，第十三N型MOS晶体管(MR1)的源极与第三N型MOS晶体管(Mn3)的漏极相连，第三N型MOS晶体管(Mn3)的源极与该电感电路的另一输入端(Vin+)相连，从而形成第二等效电感回路；电流镜反馈单元中的第十N型MOS晶体管(Mn10)的栅极与第五N型MOS晶体管(Mn5)的栅极相连，第十一N型MOS晶体管(Mn11)的漏极与第十N型MOS晶体管(Mn10)的漏极相连，第十二N型MOS晶体管(Mn12)的栅极同时与第十一N型MOS晶体管(Mn11)的栅极及第六P型MOS晶体管(Mp6)的漏极相连，第七P型MOS晶体管(Mp7)的漏极与第十二N型MOS晶体管(Mn12)的漏极相连，第八P型MOS晶体管(Mp8)的栅极同时与第七P型MOS晶体管(Mp7)的栅极及第十二N型MOS晶体管(Mn12)的漏极相连，第八P型MOS晶体管(Mp8)的漏极与输入端(Vin‑)相连；第一P型MOS晶体管(Mp1)的栅极与第一可调电压源(Vtune1)相连，且其漏极与第三N型MOS晶体管(Mn3)的漏极相连，第二P型MOS晶体管(Mp2)的栅极与第二可调电压源(Vtune2)相连，且其漏极与第六N型MOS晶体管(Mn6)的漏极相连，第十三N型MOS晶体管(MR1)与第十四N型MOS晶体管(MR2)的栅极分别连接第一第二电压源，第一、第二、第三、第四、第五、第六偏置电压源分别与第一N型MOS晶体管(Mn1)、第三N型MOS晶体管(Mn3)、第四N型MOS晶体管(Mn4)、第六N型MOS晶体管(Mn6)、第三P型MOS晶体管(Mp3)、第六P型MOS晶体管(Mp6)的栅极相连；电源(VDD)同时连接第三、第四、第五、第六、第七、第八P型MOS晶体管的源极，第二、第七、第八、第九N型MOS晶体管的源极与地端(GND)相连，第五、第十、第十一、第十二N型MOS晶体管的源极与地端(GND)相连。