[发明专利]缓变结、高压器件和半导体器件及其制造方法有效
申请号: | 201811246390.5 | 申请日: | 2018-10-24 |
公开(公告)号: | CN109449083B | 公开(公告)日: | 2021-07-02 |
发明(设计)人: | 赵东光;占琼 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/266 | 分类号: | H01L21/266;H01L29/06 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 屈蘅 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种缓变结、高压器件和半导体器件及其制造方法,所述缓变结的制造方法包括:在一具有掺杂区的衬底上形成具有用于向所述掺杂区进行离子注入的开口的图案化掩膜层,采用与所述掺杂区具有的第一导电类型相反的第二导电类型离子对所述掺杂区进行离子注入;多次调整所述开口的宽度,且每次调整所述开口的宽度后,采用所述第二导电类型离子向所述掺杂区进行离子注入,以在所述掺杂区中形成缓变结。本发明的技术方案在较低的工艺温度下制造缓变结,且通过控制离子注入的能量和剂量控制所述缓变结的结深和离子掺杂的浓度,以提高器件的击穿电压,进而获得高压器件,且不会降低低压器件的性能,实现高压器件与低压器件的有效集成。 | ||
搜索关键词: | 缓变结 高压 器件 半导体器件 及其 制造 方法 | ||
【主权项】:
1.一种缓变结的制造方法,其特征在于,包括:提供一具有掺杂区的衬底,并在所述衬底上形成图案化掩膜层,所述图案化掩膜层具有用于向所述掺杂区进行离子注入的开口,所述掺杂区具有第一导电类型;以所述图案化掩膜层为掩膜,采用与所述第一导电类型相反的第二导电类型离子对所述掺杂区进行第一次离子注入;以及,多次调整所述开口的宽度,且在每次调整所述开口的宽度后,以所述图案化掩膜层为掩膜,采用与所述第一导电类型相反的第二导电类型离子向所述掺杂区进行离子注入,所述离子注入的能量和剂量随着每次调整所述开口的宽度而逐渐变化,使得每次所述离子注入后形成具有预定深度和宽度的一层离子注入区,所有的所述离子注入区在所述掺杂区中构成缓变结。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811246390.5/,转载请声明来源钻瓜专利网。
- 上一篇:用以接合衬底的装置及方法
- 下一篇:一种功率芯片的划片方法及半导体器件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造