[发明专利]化合物半导体集成电路的电路布局方法

摘要

本发明提供一种化合物半导体集成电路的电路布局方法，包括：划定在一重叠区域相重叠的一第一电路布局及一第二电路布局在一化合物半导体基板的上表面；一邻近跨接区域包含重叠区域及其周围邻近区域；划定一第一介电区域于邻近跨接区域内且与至少部分重叠区域相重叠；形成一第一金属层于第一电路布局；形成一第一介电凸块于第一介电区域内或同时形成第一介电凸块于第一介电区域内及一第二介电凸块于第一介电区域以外的一第二介电区域，其中第二介电凸块的厚度不大于且至少部分小于第一介电凸块的厚度；形成一第二金属层于第二电路布局，能大幅地提高化合物半导体集成电路的抗湿能力，以及具有提高化合物半导体集成电路的效能等优点。

主权项

1.一种化合物半导体集成电路的电路布局方法，其特征在于，包括以下步骤：B1：划定一化合物半导体集成电路布局于一化合物半导体基板的上表面，其中所述化合物半导体集成电路布局包括一第一电路布局以及一第二电路布局，其中所述第一电路布局的区域与所述第二电路布局的区域于一重叠区域相重叠，一邻近跨接区域定义为包含所述重叠区域以及所述重叠区域的周围邻近区域；B2：划定一第一介电区域于所述化合物半导体基板的上表面，其中所述第一介电区域位于所述邻近跨接区域之内，且所述第一介电区域与至少部分所述重叠区域相重叠，其中所述化合物半导体基板的上表面的所述第一介电区域以外的区域定义为一第二介电区域；B3：形成一第一金属层于所述第一电路布局的区域内；B4：同时于所述第一介电区域及所述第二介电区域内形成由一低介电材料所构成的一低介电凸块；曝光显影或蚀刻去除所述第二介电区域内的所述低介电凸块，使得所述第一介电区域内的所述低介电凸块的厚度为所述第一介电凸块的厚度，且所述第二介电区域内的所述低介电凸块的厚度为零；以及B5：形成一第二金属层于所述第二电路布局的区域内。