[发明专利]一种高速ADC信号减少噪声的采集方法在审
| 申请号： | 201811266674.0 | 申请日： | 2018-10-29 |
| 公开（公告）号： | CN109596967A | 公开（公告）日： | 2019-04-09 |
| 发明（设计）人： | 王斌;祁建华;余琨;顾辉;王华;凌俭波 | 申请（专利权）人： | 上海华岭集成电路技术股份有限公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 上海海贝律师事务所 31301 | 代理人： | 范海燕 |
| 地址： | 201203 上海市浦东新区中国（*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高速ADC信号减少噪声的采集方法，在测试芯片的测试板上单独安装满足要求的晶振，用低抖动的晶振作为系统时钟采集数据，不使用测试机内部的时钟，采集到准确的值送给测试机；本发明提供的高速ADC信号减少噪声的采集方法，解决在测试高速ADC芯片时，测试机主时钟抖动偏大，产生较大噪声的问题。由于没有更小抖动参数的测试机，在测试板上外加低抖动晶振，用此晶振作为采样的主时钟频率。此方法成本低，不需要更换更高标准的测试机，满足芯片测试要求。 | ||
| 搜索关键词： | 高速ADC 测试机 晶振 噪声 信号减少 采集 测试板 低抖动 抖动 主时钟频率 采集数据 测试芯片 单独安装 使用测试 系统时钟 芯片测试 主时钟 采样 芯片 测试 | ||
【主权项】：
1.一种高速ADC信号减少噪声的采集方法，其特征在于：在测试芯片的测试板上单独安装满足要求的晶振，用低抖动的晶振作为系统时钟采集数据，不使用测试机内部的时钟，采集到准确的值送给测试机；数据的采集和计算都是在测试机内部执行，当用外部的晶振作为系统时钟采集信号和测试机内部时钟不匹配，由于测试机抖动较大，采样不准，在取采样的数据的时候利用测试机有多个采样沿的特性，对一个跳变多次采样，通过计算获得准确值，得到最终的数字编码。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华岭集成电路技术股份有限公司，未经上海华岭集成电路技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811266674.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种射频集成电路测试设备
- 下一篇：一种用于同时调试多组小模块的工具
