[发明专利]碳化硅结势垒肖特基二极管及其制作方法在审
| 申请号： | 201811267283.0 | 申请日： | 2018-10-29 |
| 公开（公告）号： | CN109559989A | 公开（公告）日： | 2019-04-02 |
| 发明（设计）人： | 高秀秀;陶永洪;蔡文必 | 申请（专利权）人： | 厦门市三安集成电路有限公司 |
| 主分类号： | H01L21/329 | 分类号： | H01L21/329;H01L29/872;H01L29/06;H01L29/16 |
| 代理公司： | 厦门市首创君合专利事务所有限公司 35204 | 代理人： | 李雁翔;张迪 |
| 地址： | 361000 福建省厦门*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了碳化硅结势垒肖特基二极管，包括层叠设置的第一导电类型碳化硅衬底，第一导电类型碳化硅外延层；所述第一导电类型碳化硅外延层的上表面由中心向外依次设置有有源区、保护环和终端区；所述有源区包括间隔设置的多个第二导电类型结势垒区；所述保护环分为浅结和深结；所述浅结的结深和浓度与第二导电类型终端场限环相同；所述深结的结深和浓度与第二导电类型结势垒区相同。上述的结势垒二极管，使得终端效率与终端面积同时达到最优，同时，也可以提高浪涌能力和雪崩耐量。 | ||
| 搜索关键词： | 第一导电类型 导电类型 结势垒 碳化硅结势垒肖特基二极管 碳化硅外延层 结深 浅结 源区 终端 二极管 层叠设置 间隔设置 雪崩耐量 依次设置 终端效率 场限环 上表面 碳化硅 终端区 衬底 浪涌 制作 | ||
【主权项】：
1.碳化硅结势垒肖特基二极管，其特征在于包括层叠设置的第一导电类型碳化硅衬底，第一导电类型碳化硅外延层；所述第一导电类型碳化硅外延层的上表面由中心向外依次设置有有源区、保护环和终端区；所述有源区包括间隔设置的多个第二导电类型结势垒区；所述保护环分为浅结和深结；所述浅结的结深和浓度与第二导电类型终端场限环相同；所述深结的结深和浓度与第二导电类型结势垒区相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门市三安集成电路有限公司，未经厦门市三安集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811267283.0/，转载请声明来源钻瓜专利网。
- 上一篇：硅片的制备方法及装置
- 下一篇：一种快恢复二极管及其制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
