[发明专利]具有锗硅源漏的MOS晶体管的制造方法有效
申请号: | 201811267621.0 | 申请日: | 2018-10-29 |
公开(公告)号: | CN109545658B | 公开(公告)日: | 2022-10-21 |
发明(设计)人: | 刘厥扬 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L21/8234 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 郭四华 |
地址: | 201315 上海市浦东新区中国(上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
本发明公开了一种具有锗硅源漏的MOS晶体管的制造方法,包括步骤:步骤一、提供一硅衬底,在硅衬底的表面形成栅极结构,栅极结构的侧面形成有侧墙;步骤二、在栅极结构的两侧形成侧面具有∑形状的凹槽,包括分步骤:步骤21、形成硬掩膜层;步骤22、采用光刻工艺凹槽的形成区域;步骤23、进行第一次干法刻蚀形成凹槽的第一部分;步骤24、进行第二次清洗工艺,清洗液采用DHF和DIO |
||
搜索关键词: | 具有 锗硅源漏 mos 晶体管 制造 方法 | ||
【主权项】:
1.一种具有锗硅源漏的MOS晶体管的制造方法,其特征在于,包括如下步骤:步骤一、提供一硅衬底,在所述硅衬底的表面形成栅极结构,所述栅极结构的侧面形成有侧墙;步骤二、在所述栅极结构的两侧形成侧面具有∑形状的凹槽,包括如下分步骤:步骤21、形成硬掩膜层;步骤22、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域;步骤23、进行第一次干法刻蚀,所述第一次干法刻蚀依次对所述凹槽形成区域的所述硬掩膜层和所述硅衬底进行刻蚀形成所述凹槽的第一部分;步骤24、进行第二次清洗工艺,用于清洗所述第一次干法刻蚀带来的对所述硅衬底表面的污染,所述第二次情形工艺的清洗液采用DHF和DIO3的组合,采用DHF去除所述硅衬底表面的污染,采用DIO3控制所述DHF所带来对氧化层的刻蚀速率,使得在充分去除所述硅衬底表面的污染的同时减少或避免氧化层的损耗;步骤25、进行第三次湿法刻蚀,所述第三次湿法刻蚀在对所述凹槽的第一部分进行扩展形成所述凹槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811267621.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造