[发明专利]雷达信号处理机及其程序烧写和加载方法

摘要

一种雷达信号处理机及其程序烧写和加载方法，核心FPGA模块加载FLASH程序存储器中的“烧写和加载程序”并运行，核心FPGA模块进入程序烧写流程，接收上位机发送的不同模块对应的“正式程序”的数据帧，并将数据帧中的数据烧写至FLASH程序存储器中对应的空间，核心FPGA模块进入程序加载流程，将FLASH程序存储器中存放的不同模块对应的“正式程序”分别加载至第二FPGA模块、第一DSP模块、第二DSP模块和核心FPGA模块。本发明利用现有的数据通信总线，各FPGA模块和DSP模块通过划分存储空间的方法共用一个FLASH程序存储器，采用程序回滚机制和多种“烧写和加载程序”保护机制实现FPGA和DSP可靠烧写和加载。

主权项

1.一种雷达信号处理机，其特征在于，包含：核心FPGA模块，其通过数据通信总线连接上位机；第二FPGA模块，其通过加载总线连接核心FPGA模块，并通过数据通信总线连接上位机；第一DSP模块，其通过加载总线连接核心FPGA模块，并通过数据通信总线连接上位机；第二DSP模块，其通过加载总线连接核心FPGA模块，并通过数据通信总线连接上位机；FLASH程序存储器，其通过加载总线连接核心FPGA模块；所述的FLASH程序存储器的存储空间包含：用于存放核心FPGA模块的“烧写和加载程序”的空间、用于存放核心FPGA模块的“正式程序”的空间、用于存放第二FPGA模块的“正式程序”的空间、用于存放第一DSP模块的“正式程序”的空间、用于存放第二DSP模块的“正式程序”的空间、用于存放第二FPGA模块的“回滚程序”的空间、用于存放第一DSP模块的“回滚程序”的空间、用于存放第二DSP模块的“回滚程序”的空间；所述的“烧写和加载程序”用于烧写和加载各FPGA模块和DSP模块的“正式程序”；所述的“正式程序”是上位机发送的用于实现各FPGA模块和DSP模块功能的数据；所述的“回滚程序”是能够实现各FPGA模块和DSP模块基本功能的数据。