[发明专利]一种基于人机界面与电流监测的FPGA硬件木马检测系统

摘要

本发明提供一种基于人机界面与电流监测的现场可编程门阵列(即FPGA)硬件木马检测系统，它是由5V直流电源、人机界面、联合测试工作组(即JTAG)模块、驱动电路、电流示波器、测试对象(FPGA)、时钟生成芯片、外部时钟源组成；在测试过程中，人机界面通过JTAG接口与时钟生成芯片通讯，生成芯片接收到时钟程序，输出到测试对象中；测试对象按照时钟频率工作，其全局电流被电流示波器检测并上传到人机界面；人机界面接收到测试对象在不同工作频率下的全局电流与预设的无硬件木马芯片数据进行对比，判断测试对象是否植入了硬件木马；本发明操作简单，维护容易，使用安全可靠，具有实际推广应用价值。

主权项

1.一种基于人机界面与电流监测的FPGA硬件木马检测系统，其特征在于：它是由5V直流电源、人机界面、联合测试工作组即JTAG模块、驱动电路、电流示波器、测试对象即FPGA、时钟生成芯片、外部时钟源组成；它们相互之间的关系是：5V直流电源为驱动电路、测试对象、时钟生成芯片、外部时钟源供电；驱动电路与5V直流电源构成测试对象、时钟生成芯片和外部时钟源的供电端；外部时钟源由驱动电路驱动，产生时钟信号输入到时钟生成芯片中，作为时钟生成芯片的基准时钟；时钟生成芯片接收外部时钟源的时钟信号作为基准信号，并通过芯片改变时钟信号的频率输入到测试对象即FPGA中，作为测试对象的全局时钟；电流示波器监测测试对象的全局电流，并将电流数据上传至人机界面；人机界面具有两个功能，一是通过USB接口与JTAG模块相连将设置好的芯片程序下载到芯片中以改变时钟生成芯片的输出频率，二是采集电流示波器监测到的全局电流，并对不同频率下的电流数据进行处理，判断测试对象是否被植入硬件木马；JTAG模块将人机交互的程序下载到时钟生成芯片中的芯片中；其中，5V直流电源指220V交流电输入，5V、10A输出的开关电源S‑5‑10，其与驱动电路相连作为供电端；其中，驱动电路分为两部分，一部分作为测试对象和时钟生成芯片的供电端，一部分作为外部时钟输入的供电端；其中，JTAG模块是指一种基于国际标准测试协议即JTAG的接口，包含模式选择即TMS、时钟即TCK、数据输入即TDI和数据输出线即TDO；它们相互之间的关系是：TMS选择信号驱动测试访问端口控制器的状态，TCK为TDI和TDO提供时钟信号作为工作频率，TDI用于向芯片输入测试程序；TDO用于接收芯片的反馈信号；该模式选择即TMS是：FPGA程序下载模式；该时钟即TCK是：ISE程序设定的程序下载；该数据输入即TDI是：ISE程序中的bit文件用于FPGA配置；该数据输出线即TDO是：FPGA反馈的程序下载完成信号；其中，人机界面是指包含时钟生成程序和全局电流处理程序的个人电脑；时钟生成程序通过ISE编写，写入后能与时钟生成芯片中的芯片进行通讯操作，并能基于外部时钟源的基准时钟，更改时钟生成芯片的输出时钟，即测试对象的输入时钟；全局电流处理程序能与时钟生成芯片中的芯片进行通讯操作，并能采集和处理电流示波器上传的全局电流数据；该时钟生成程序是：以外部时钟输入的时钟频率为基准频率，通过时钟生成电路对基准频率进行分频及倍频，以输出复数种不同的时钟频率；该全局电流处理程序是：计算测试数据集的马氏距离，并与预先设定好的无硬件木马马氏距离范围进行对比；其中，电流示波器是用于监测测试对象的全局电流，选用现有产品；其中，测试对象即FPGA是指被检测的未知安全性的现场可编程门阵列即FPGA芯片；其中，时钟生成芯片由另一块FPGA组成，用于将外部时钟源的基准时钟改为不同的时钟输入到测试对象中，以观测不同工作频率下测试对象的全局电流；其中，该外部时钟源由25MHz的有源石英晶振构成，由驱动电路供电，产生精准的基准时钟到时钟生成芯片中。