[发明专利]一种基于迭代和可重构方式的复协方差矩阵计算系统有效

专利信息
申请号: 201811284263.4 申请日: 2018-10-30
公开(公告)号: CN109446478B 公开(公告)日: 2021-09-28
发明(设计)人: 李丽;陈辉;傅玉祥;陈沁雨;何国强;何书专;李伟 申请(专利权)人: 南京大学
主分类号: G06F17/16 分类号: G06F17/16
代理公司: 南京汇盛专利商标事务所(普通合伙) 32238 代理人: 陈扬;吴扬帆
地址: 210046 江苏省南*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及基于迭代和可重构方式的复协方差矩阵计算系统,包括片上SRAM存储器、片外DDR存储器、可重构单元、DMA控制器以及加速核,所述加速核包括:矩阵协方差运算模块,通过迭代计算方式轮询片上SRAM存储器的各区域源数据,并计算出下三角协方差矩阵;共轭对称模块,根据协方差矩阵的共轭对称性质,将下三角协方差矩阵通过地址映射和重构存储的方式得出完整的复协方差矩阵,形成最终的运算结果;DMA接口函数模块,将通过DMA方式从片外DDR存储器读入的数据按分区方式存入片上SRAM存储器。有益效果:本发明支持任意列数的复矩阵进行协方差运算,降低了传统硬件实现方式的源数据计算量以及多次将结果数据写回DDR的时间。
搜索关键词: 一种 基于 可重构 方式 协方差 矩阵 计算 系统
【主权项】:
1.一种基于迭代和可重构方式的复协方差矩阵计算系统,包括片上SRAM存储器、片外DDR存储器、可重构单元、DMA控制器以及加速核,所述加速核分别与片上SRAM存储器、可重构单元通信连接,DMA控制器与可重构单元通信连接,片外DDR存储器通过总线与DMA控制器通信连接,其特征在于所述加速核包括:矩阵协方差运算模块,通过迭代计算方式轮询片上SRAM存储器的各区域源数据,并计算出下三角协方差矩阵;共轭对称模块,根据协方差矩阵的共轭对称性质,将下三角协方差矩阵通过地址映射和重构存储的方式得出完整的复协方差矩阵,形成最终的运算结果;DMA接口函数模块,将通过DMA方式从片外DDR存储器读入的数据按分区方式存入片上SRAM存储器;并将所述运算结果通过DMA方式写回片外DDR存储器。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京大学,未经南京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811284263.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top