[发明专利]一种FPGA驱动的串行Camera Link编码方法在审
| 申请号： | 201811326092.7 | 申请日： | 2018-11-08 |
| 公开（公告）号： | CN109587411A | 公开（公告）日： | 2019-04-05 |
| 发明（设计）人： | 孙晓燕;胡佳文;陈超;马凯;武文静 | 申请（专利权）人： | 中国航空工业集团公司洛阳电光设备研究所 |
| 主分类号： | H04N5/268 | 分类号： | H04N5/268;H04N19/42;H04N19/423 |
| 代理公司： | 西北工业大学专利中心 61204 | 代理人： | 王鲜凯 |
| 地址： | 471099 *** | 国省代码： | 河南;41 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明涉及一种FPGA驱动的串行Camera Link编码方法，接收数字视频信号，转化为符合Camera Link标准的并行视频时序，依据Camera Link标准将并行信号分组，每组7bit；按照Camera Link标准产生参考时钟；将并行信号及参考时钟分别通过FPGA内部的并转串元件以及单端转差分元件转化成标准的Camera Link串行视频信号。本发明可以简化电路设计，降低功耗，节约成本。 | ||
| 搜索关键词： | 并行信号 参考时钟 串行视频信号 数字视频信号 驱动 时序 并行视频 电路设计 降低功耗 单端 转差 转化 分组 节约 | ||
【主权项】：
1.一种FPGA驱动的串行Camera Link编码方法，其特征在于步骤如下：步骤1：将接收的数字视频信号转化为符合Camera Link标准的并行视频时序；步骤2：以Camera Link标准将并行视频时序信号进行分组，每组为7bit；步骤3：将并行视频时序信号通过FPGA内部的并转串元件转化成标准的Camera Link串行视频信号；将参考时钟和串行视频信号通过FPGA内部的单端转差分元件转换为差分信号输出；所述参考时钟为按照Camera Link标准产生的参考时钟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司洛阳电光设备研究所，未经中国航空工业集团公司洛阳电光设备研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811326092.7/，转载请声明来源钻瓜专利网。
