[发明专利]基于空间应用的在轨刷新重注成像系统有效
申请号: | 201811338281.6 | 申请日: | 2018-11-12 |
公开(公告)号: | CN109522259B | 公开(公告)日: | 2021-05-28 |
发明(设计)人: | 余达;刘金国;徐东;周磊;王国良;张艳鹏;赵莹 | 申请(专利权)人: | 中国科学院长春光学精密机械与物理研究所 |
主分类号: | G06F13/40 | 分类号: | G06F13/40;G06F1/24 |
代理公司: | 长春众邦菁华知识产权代理有限公司 22214 | 代理人: | 朱红玲 |
地址: | 130033 吉*** | 国省代码: | 吉林;22 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 基于空间应用的在轨刷新重注成像系统,涉及一种在轨刷新重注成像系统,解决现有FPGA内部的逻辑单元在空间粒子的轰击下易出现逻辑翻转问题,本发明基于刷新芯片的在轨刷新重注成像系统,具备三种工作模式:FPGA直接从PROM加载,刷新芯片不工作;刷新芯片工作,FPGA间接加载PROM内存储的程序;刷新芯片工作,FPGA加载Flash内已经更新了成像。刷新芯片的串口由受刷新芯片控制的FPGA来进行控制;对于具备主备份的控制系统,采用外部的组合逻辑电路产生配置加载过程的控制信号,并对刷新芯片的管脚进行硬件配置。本发明通过刷新使能功能,在刷新芯片出现故障时可断开刷新电路,保证FPGA稳定可靠的工作。 | ||
搜索关键词: | 基于 空间 应用 刷新 成像 系统 | ||
【主权项】:
1.基于空间应用的在轨刷新重注成像系统,包括刷新重注成像单元和主控器,其特征是:所述刷新重注成像单元包括刷新芯片、FPGA、Flash、PROM组和总线驱动器;所述Flash与刷新芯片连接,所述刷新芯片控制Flash接收待更新的配置数据;PROM与FPGA、PROM与刷新芯片以及FPGA与刷新芯片之间均采用总线驱动器连接,用于实现通路的切换;主控器通过逻辑控制信号和串口对刷新配置过程进行控制,主控器通过串口向FPGA发送待更新的配置数据,FPGA再将接收到的配置数据通过刷新芯片的串口写入与刷新芯片连接的Flash中;所述成像系统具有三种成像工作模式:一、刷新功能禁止模式:主控器发出的控制信号使刷新使能处于无效的低电平;FPGA为主select map工作模式,直接从PROM加载数据,刷新芯片的供电处于禁止状态;主控器对刷新重注成像单元的控制:主控器内部包含主份和备份两部分,主份和备份完全相同,在任意时间里仅主份或者备份工作。当主控器的主份工作时,主标识信号LABEL_Z为高电平,备标识信号LABEL_B为低电平,刷新使能信号shuaxin_enZ为低电平,主复位信号reset_Z为低电平,主重注使能信号chongzhu_Z为低电平;当主控器的备份工作时,主标识信号LABEL_Z为低电平,备标识信号LABEL_B为高电平,刷新使能信号shuaxin_enB为低电平,备复位信号reset_B为低电平,备重注使能信号chongzhu_B为低电平;在刷新功能禁止模式下,当刷新重注成像单元还未加电,则主控器在控制信号处于稳定的电平后,主控器对刷新重注成像单元开始加电;若主控器对刷新重注成像单元已加电,主控器在控制信号处于稳定的电平后,先对刷新重注成像单元断电,再对刷新重注成像单元加电。二、在轨刷新模式:刷新芯片的供电输出使能,主控器发出的控制信号刷新使能处于有效的高电平,重注使能处于无效的低电平;FPGA为从select map工作模式,加载过程受刷新芯片控制,FPGA控制刷新芯片串口,通过外部复位,刷新芯片的加载配置信号取决于外部的管脚电平信息,刷新芯片的管脚电平默认从PROM加载;主控器对刷新重注成像单元的控制:当主控器的主份工作时,主标识信号LABEL_Z为高电平,备标识信号LABEL_B为低电平,主刷新使能信号shuaxin_enZ为高电平,主复位信号reset_Z为低电平,主重注使能信号chongzhu_Z为低电平;当主控器的备份工作时,主标识信号LABEL_Z为低电平,备标识信号LABEL_B为高电平,备刷新使能信号shuaxin_enB为高电平,备复位信号reset_B为低电平,备重注使能信号chongzhu_B为低电平;在轨刷新模式下,当刷新重注成像单元还未加电,则主控器在上述的控制信号处于稳定的电平后,主控器对刷新重注成像单元开始加电;若主控器对刷新重注成像系统已加电,主控器在上述的控制信号除主复位信号reset_Z和备复位信号reset_B处于稳定的电平后,对刷新芯片发出复位的高电平脉冲;三、FPGA软件重注模式;在轨刷新模式:刷新芯片的供电输出使能,主控器发出的控制信号刷新使能处于有效的高电平,重注使能处于无效的低电平;FPGA为从select map工作模式,加载过程受刷新芯片控制,FPGA控制刷新芯片串口,通过外部复位,刷新芯片的加载配置信号取决于外部的管脚电平信息,刷新芯片的管脚电平从修改了程序的Flash加载;主控器对刷新重注成像单元的控制:当主控器的主份工作时,主标识信号LABEL_Z为高电平,备标识信号LABEL_B为低电平,主刷新使能信号shuaxin_enZ为高电平,主复位信号reset_Z为低电平,主重注使能信号chongzhu_Z为高电平;当主控的备份工作时,主标识信号LABEL_Z为低电平,备标识信号LABEL_B为高电平,备刷新使能信号shuaxin_enB为高电平,备复位信号reset_B为低电平,备重注使能信号chongzhu_B为高电平;在FPGA软件重注模式下,主控器通过串口向FPGA发送待更新的配置数据,FPGA再将接收到的配置数据通过刷新芯片的串口写入Flash中;在待更新的配置数据完全写入Flash后,主控器在发出的控制信号中除主复位信号reset_Z和备复位信号reset_B处于稳定的电平后,对刷新芯片发出复位的高电平脉冲。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院长春光学精密机械与物理研究所,未经中国科学院长春光学精密机械与物理研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811338281.6/,转载请声明来源钻瓜专利网。