[发明专利]时钟树中的分布式可编程延迟线在审
| 申请号： | 201811344194.1 | 申请日： | 2018-11-13 |
| 公开（公告）号： | CN109918695A | 公开（公告）日： | 2019-06-21 |
| 发明（设计）人： | H·H·施米特 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;H03K5/00 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 林金朝;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了用于改进集成电路器件的操作的系统和方法，所述集成电路器件包括逻辑区和时钟树，所述逻辑区包括至少部分地基于时钟信号进行操作以便于提供目标功能的多个逻辑门，所述时钟树包括接收来自时钟源的源时钟信号的时钟开关块以及通信耦合于时钟开关块和逻辑区之间的分支，其中，所述分支进行操作以至少部分地基于所述源时钟信号以及一个或多个可调谐延迟缓冲器向所述逻辑区提供时钟信号，所述一个或多个可调谐延迟缓冲器设置在所述时钟网络的交接点处，其进行操作以至少部分地基于预计由所述分支引入的时钟偏斜而向所述时钟信号施加延迟。 | ||
| 搜索关键词： | 逻辑区 时钟信号 时钟树 集成电路器件 延迟缓冲器 源时钟信号 时钟开关 可调谐 目标功能 时钟偏斜 时钟网络 通信耦合 交接点 可编程 逻辑门 时钟源 延迟线 延迟 施加 引入 改进 | ||
【主权项】：
1.一种集成电路器件，包括：第一逻辑区，其包括至少部分地基于第一时钟信号进行操作以便于提供目标功能的第一多个逻辑门；时钟树，其包括：接收来自时钟源的源时钟信号的第一时钟开关块；通信耦合于所述第一时钟开关块和所述第一逻辑区之间的第一分支，其中：所述第一分支进行操作以至少部分地基于所述源时钟信号向所述第一逻辑区提供所述第一时钟信号；以及设置在所述时钟树的每个交接点处的一个或多个可调谐延迟缓冲器的集合，所述一个或多个可调谐延迟缓冲器进行操作以至少部分地基于预计由所述交接点的子树引入的时钟偏斜而向时钟信号施加延迟，一个或多个可调谐延迟缓冲器的所述集合包括第一可调谐延迟缓冲器，所述第一可调谐延迟缓冲器进行操作以至少部分地基于预计由所述第一分支引入的第一时钟偏斜而向所述第一时钟信号施加第一延迟。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811344194.1/，转载请声明来源钻瓜专利网。
