[发明专利]半导体结构的制造方法在审
| 申请号： | 201811359633.6 | 申请日： | 2018-11-15 |
| 公开（公告）号： | CN109841571A | 公开（公告）日： | 2019-06-04 |
| 发明（设计）人： | 苏嘉伟;颜甫庭;陈婷婷;蔡腾群 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/8234 | 分类号： | H01L21/8234 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构的制造方法包括在基板上形成栅极堆叠和层间介电质，其中该层间介电质与该栅极堆叠相邻；形成抑制物覆盖该层间介电质，使得该栅极堆叠从该抑制物暴露出；执行沉积制程以在该栅极堆叠上方形成导电层，直至该导电层开始在该抑制物上形成，其中该沉积制程对该栅极堆叠具有相对于该抑制物的沉积选择性；以及执行蚀刻制程以移除该抑制物上方的该导电层的一部分。 | ||
| 搜索关键词： | 栅极堆叠 抑制物 层间介电 导电层 沉积 半导体结构 制程 蚀刻制程 基板 移除 制造 暴露 覆盖 | ||
【主权项】：
1.一种半导体结构的制造方法，其特征在于，包含：在一基板上形成一栅极堆叠和一层间介电质，其中该层间介电质与该栅极堆叠相邻；形成一抑制物覆盖该层间介电质，使得该栅极堆叠从该抑制物暴露出；执行一沉积制程以在该栅极堆叠上方形成一导电层，直至该导电层开始在该抑制物上形成，其中该沉积制程对该栅极堆叠具有相对于该抑制物的一沉积选择性；以及执行一蚀刻制程以移除该抑制物上方的该导电层的一部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811359633.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
