[发明专利]制造半导体装置的方法及其结构在审
| 申请号： | 201811367420.8 | 申请日： | 2018-11-16 |
| 公开（公告）号： | CN109817527A | 公开（公告）日： | 2019-05-28 |
| 发明（设计）人： | 林建宏;叶朝贵;吴英豪;彭泰彦;陈志壕;田志盛 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L21/78 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 蒋林清 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例涉及制造半导体装置的方法及其结构。本发明实施例涉及一种制造半导体装置的方法，其包含：在掩模层之上形成第一心轴及第二心轴；在所述第一心轴与第二心轴之上沉积间隔件层；在所述第一心轴与所述第二心轴之间的所述间隔件层之上形成线端切割图案；在所述线端切割图案之上沉积保护层；蚀刻所述线端切割图案上的所述保护层；减小所述线端切割图案的宽度；通过所述减小的线端切割图案作为蚀刻掩模，蚀刻所述间隔件层的第一水平部分；移除所述第一心轴及所述第二心轴；及使用所述经蚀刻间隔件层及所述经蚀刻线端切割图案作为蚀刻掩模，图案化所述掩模层。 | ||
| 搜索关键词： | 心轴 切割图案 线端 间隔件层 蚀刻 半导体装置 蚀刻掩模 保护层 掩模层 沉积 减小 制造 蚀刻线 图案化 移除 | ||
【主权项】：
1.一种制造半导体装置的方法，其包括：在掩模层之上形成第一心轴及第二心轴；在所述第一心轴及所述第二心轴之上沉积间隔件层；在所述第一心轴与所述第二心轴之间的所述间隔件层之上，形成线端切割图案；在所述线端切割图案之上沉积保护层；蚀刻所述保护层；减小所述线端切割图案的宽度；通过所述减小的线端切割图案作为蚀刻掩模，蚀刻所述间隔件层的第一水平部分；移除所述第一心轴及所述第二心轴；及使用所述经蚀刻间隔件层及所述经蚀刻线端切割图案作为蚀刻掩模，图案化所述掩模层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811367420.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置结构的形成方法
- 下一篇：MOS晶体管的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
