[发明专利]用于利用旋转和减半来使打包数据元素相加的设备和方法在审
| 申请号： | 201811390772.5 | 申请日： | 2018-11-21 |
| 公开（公告）号： | CN109947473A | 公开（公告）日： | 2019-06-28 |
| 发明（设计）人： | E.奥尔德-艾哈迈德-瓦尔;R.瓦伦丁;M.查尼;J.科巴尔;V.马杜里;B.杨 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 吕传奇;申屠伟进 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 使用旋转和减半实施带符号打包数据值的相加的设备和方法。处理器包括：解码器，解码指令生成经解码指令，指令包括操作码、立即数以及操作数；第一源寄存器，存储第一多个打包带符号字；第二源寄存器，存储第二多个打包带符号字；执行电路，执行经解码指令，包括：加法器电路，将来自第一源寄存器每个打包带符号字与来自第二源寄存器经选择打包带符号字相加，生成多个带符号字结果，加法器电路根据指令的立即数中的旋转值从第二源寄存器中选择每个打包带符号字，旋转值指示加法器电路实施相加之前要应用于第二源寄存器中打包带符号字的旋转量；和目的地寄存器，将多个带符号字结果存储在目的地寄存器的指定数据元素位置中。 | ||
| 搜索关键词： | 源寄存器 打包带 相加 加法器电路 解码指令 打包数据 寄存器 立即数 存储 指令 数据元素位置 解码器 方法使用 结果存储 操作码 操作数 旋转量 处理器 电路 应用 | ||
【主权项】：
1.一种处理器，包括：解码器，用于解码指令以生成经解码指令，所述指令包括操作码、立即数以及识别多个打包数据源寄存器和打包数据目的地寄存器的操作数；第一源寄存器，用于存储第一多个打包带符号字；第二源寄存器，用于存储第二多个打包带符号字；执行电路，用于执行所述经解码指令，所述执行电路包括：加法器电路，用于将来自第一源寄存器的每个打包带符号字与来自第二源寄存器的经选择的打包带符号字相加，以生成多个带符号字结果，所述加法器电路用于根据所述指令的立即数中的旋转值从第二源寄存器中选择每个打包带符号字，所述旋转值用于指示在所述加法器电路实施相加之前要应用于第二源寄存器中的打包带符号字的旋转量；和目的地寄存器，用于将所述多个带符号字结果存储在所述目的地寄存器的指定数据元素位置中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811390772.5/，转载请声明来源钻瓜专利网。
