[发明专利]用于右移位打包四字和提取打包双字的设备和方法在审
| 申请号： | 201811391377.9 | 申请日： | 2018-11-21 |
| 公开（公告）号： | CN110018849A | 公开（公告）日： | 2019-07-16 |
| 发明（设计）人： | V.马杜里;E.奥尔德-艾哈迈德-瓦尔;M.查尼;R.瓦伦丁;J.科巴尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/38 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 姜冰;张金金 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于通过累加来执行绝对差求和的设备和方法。例如，处理器的一个实施例包括：解码器，用于解码指令以生成解码的指令；第一源寄存器，用于存储第一多个打包字节；第二源寄存器，用于存储第二多个打包字节；执行电路，用于执行解码的指令，执行电路包括：加法器电路，用于确定第一源寄存器中的每个字节与第二源寄存器中的对应字节之间的差，绝对值电路，用于确定每个差的绝对值，加法器电路，用于将绝对值的对相加以生成多个临时结果，以及扩展电路，用于将临时结果扩展为临时字；以及累加器电路，用于将每个临时字加到来自第三源寄存器的字以生成多个累加字；以及目的地寄存器，用于将累加字存储为打包字。 | ||
| 搜索关键词： | 源寄存器 打包 累加 加法器电路 解码 临时结果 临时字 电路 存储 指令 解码器 绝对差求和 绝对值电路 累加器电路 解码指令 扩展电路 寄存器 右移位 字存储 处理器 | ||
【主权项】：
1.一种处理器，包括：解码器，所述解码器用于解码指令以生成解码的指令；第一源寄存器，所述第一源寄存器用于存储第一多个打包字节；第二源寄存器，所述第二源寄存器用于存储第二多个打包字节；执行电路，所述执行电路用于执行所述解码的指令，所述执行电路包括：加法器电路，所述加法器电路用于确定所述第一源寄存器中的每个字节与所述第二源寄存器中的对应字节之间的差，绝对值电路，所述绝对值电路用于确定每个差的绝对值，所述加法器电路，所述加法器电路用于将所述绝对值的对相加以生成多个临时结果，以及扩展电路，所述扩展电路用于将所述临时结果扩展为临时字；以及累加器电路，所述累加器电路用于将每个临时字加到来自第三源寄存器的字以生成多个累加字；以及目的地寄存器，所述目的地寄存器用于将所述累加字存储为打包字。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811391377.9/，转载请声明来源钻瓜专利网。
