[发明专利]半导体器件栅极高度平坦化方法有效
| 申请号： | 201811396618.9 | 申请日： | 2018-11-22 |
| 公开（公告）号： | CN109545676B | 公开（公告）日： | 2021-06-15 |
| 发明（设计）人： | 李镇全 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种半导体器件栅极高度平坦化方法，涉及半导体集成电路制造技术，包括：在所述有源区上形成多晶硅栅，然后进行组件增强工艺，其中，所述多晶硅栅由多晶硅、位于多晶硅上的多晶硅栅掩模层以及侧墙共同构成；在所述多晶硅栅的表面形成硬质掩模层，然后回填氧化硅介电层；进行第一次化学机械研磨，停止在所述硬质掩模层；沉积非晶硅薄膜；进行第二次化学机械研磨至所述非晶硅薄膜平坦化；以及以刻蚀工艺选定无选择性蚀刻方式进行回蚀；以有效控制栅极高度的一致性，提高组件电性与工艺窗口。 | ||
| 搜索关键词： | 半导体器件 栅极 高度 平坦 方法 | ||
【主权项】：
1.一种半导体器件栅极高度平坦化方法，所述半导体器件包括衬底，所述衬底包括有源区和浅沟槽隔离区，其特征在于，包括：步骤S1，在所述有源区上形成多晶硅栅，然后进行组件增强工艺，其中，所述多晶硅栅由多晶硅、位于多晶硅上的多晶硅栅掩模层以及侧墙共同构成；步骤S2，在所述多晶硅栅的表面形成硬质掩模层，然后回填氧化硅介电层；步骤S3，进行第一次化学机械研磨，停止在所述硬质掩模层；步骤S4，沉积非晶硅薄膜；步骤S5，进行第二次化学机械研磨至所述非晶硅薄膜平坦化；以及步骤S6，以刻蚀工艺选定无选择性蚀刻方式进行回蚀。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811396618.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种薄膜晶体管阵列基板的制备方法
- 下一篇：基板处理方法及基板处理装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
