[发明专利]深度神经网络硬件加速的数据输入装置与方法有效

专利信息
申请号: 201811403040.5 申请日: 2018-11-23
公开(公告)号: CN109359735B 公开(公告)日: 2020-12-04
发明(设计)人: 刘鹏;黄心忆;李宏亮 申请(专利权)人: 浙江大学
主分类号: G06N3/063 分类号: G06N3/063;G06N3/04
代理公司: 杭州中成专利事务所有限公司 33212 代理人: 金祺
地址: 310058 浙江*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种深度神经网络硬件加速的数据输入装置,包括PE阵列组、三重输入缓冲、权重缓冲、输出缓冲和控制器;三重输入缓冲与PE阵列组一一对应的相连,且PE阵列组和输出缓冲一一对应的相连;每个三重输入缓冲通过总线与输入特征图存储区相连;控制器分别与输入特征图存储区以及每个三重输入缓冲相连;权重缓冲通过总线与权重存储区相连,且权重缓冲与每个PE阵列组相连;每个输出缓冲通过总线与输出特征图存储区相连。本发明还提供一种利用上述装置进行的深度神经网络硬件加速的数据输入方法,通过对三重输入缓冲的设计,实现数据传输时时延隐藏的目的的同时使数据重叠的部分可以直接复用,提高数据的复用率。
搜索关键词: 深度 神经网络 硬件加速 数据 输入 装置 方法
【主权项】:
1.深度神经网络硬件加速的数据输入装置,数据输入装置(100)与外部存储(200)相连;所述外部存储(200)中存放用于计算的输入特征图存储区(210)、权重存储区(220)以及输出特征图存储区(230);其特征在于:所述数据输入装置(100)包括PE阵列组(110)、三重输入缓冲(120)、权重缓冲(130)、输出缓冲(140)和控制器(150);所述PE阵列组(110)、三重输入缓冲(120)和输出缓冲(140)的数量均至少为1;所述三重输入缓冲(120)与PE阵列组(110)一一对应的相连,且PE阵列组(110)和输出缓冲(140)一一对应的相连;每个三重输入缓冲(120)通过总线与输入特征图存储区(210)相连;所述控制器(150)分别与输入特征图存储区(210)以及每个三重输入缓冲(120)相连;所述权重缓冲(130)通过总线与权重存储区(220)相连,且权重缓冲(130)与每个PE阵列组(110)相连;每个输出缓冲(140)通过总线与输出特征图存储区(230)相连。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大学,未经浙江大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811403040.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top