[发明专利]一种逻辑功能可配置的可逆触发器及其配置方法

摘要

本发明公开了一种逻辑功能可配置的可逆触发器及其配置方法，该可逆触发器包括7个均只有1位目标位的Toffoli可逆逻辑门和4个Fredkin可逆逻辑门，由4个5位Toffoli可逆逻辑门串联构成逻辑功能配置电路，受时钟信号控制且由2个2位Toffoli可逆逻辑门和2个Fredkin可逆逻辑门构成边沿采样与存储电路，受异步置数控制信号控制且由另2个Fredkin可逆逻辑门构成异步置数电路，由剩余1个2位Toffoli可逆逻辑门构成逻辑取反电路；在逻辑功能配置电路中设置4根控制位线，通过将每根控制位线与4个5位Toffoli可逆逻辑门各自对应控制位的连接状态配置成导通或断开状态，可使得该可逆触发器分别具有D触发器、T触发器和JK触发器的逻辑功能。

主权项

1.一种逻辑功能可配置的可逆触发器，其特征在于该可逆触发器的异步置数控制信号为M、时钟信号为CLK、第一数据输入信号为I₁、第二数据输入信号为I₂、待预置数为A，该可逆触发器的状态为Q、状态的补为M、CLK、I₁和I₂、A、Q和的位宽均为1位，M为逻辑“1”时描述为“M有效”即允许异步置数，M为逻辑“0”时描述为“M无效”即不允许异步置数；该可逆触发器包括7个均只有1位目标位的Toffoli可逆逻辑门和4个Fredkin可逆逻辑门；令t₀,t₁,t₂,t₃,t₄,t₅,t₆分别表示7个均只有1位目标位的Toffoli可逆逻辑门，其中t₀,t₁,t₂,t₃均为5位Toffoli可逆逻辑门，并规定t₀,t₁,t₂,t₃的第1位至第4位为控制位而第5位为目标位，t₄,t₅,t₆均为2位Toffoli可逆逻辑门，并规定t₄,t₅,t₆的第1位为控制位而第2位为目标位；每个Fredkin可逆逻辑门的两个输入端中的任意一个输入端定义为第一输入端、剩下的一个输入端定义为第二输入端，在该Fredkin可逆逻辑门的控制信号为0时，在该Fredkin可逆逻辑门的两个输出端中，如果有一个输出端的输出信号与第一输入端的输入信号一致，则该输出端定义为第一输出端，而另一个输出端定义为第二输出端；令f₀,f₁,f₂,f₃分别表示4个Fredkin可逆逻辑门；由t₀,t₁,t₂,t₃串联构成逻辑功能配置电路，在“M无效”时受CLK控制且由t₄,t₅和f₁,f₃构成边沿采样与存储电路，在“M有效”时受M控制且由f₀,f₂构成异步置数电路，由t₆构成逻辑取反电路；对于逻辑功能配置电路，设置4根控制位线，第1根控制位线与t₀,t₁,t₂,t₃各自的第1位控制位的连接状态被配置成导通或断开状态，第2根控制位线与t₀,t₁,t₂,t₃各自的第2位控制位的连接状态被配置成导通或断开状态，第3根控制位线与t₀,t₁,t₂,t₃各自的第3位控制位的连接状态被配置成导通或断开状态，第4根控制位线与t₀,t₁,t₂,t₃各自的第4位控制位的连接状态被配置成导通或断开状态，t₀,t₁,t₂,t₃各自的目标位按序串联，即t₀的目标位输出与t₁的目标位输入相连，t₁的目标位输出与t₂的目标位输入相连，t₂的目标位输出与t₃的目标位输入相连，4根控制位线中的任一根接入CLK且与f₀的第二输入端连接、另一根接入I₁、再一根接入I₂、剩余一根与f₁的第一输出端连接，t₀的目标位输入与f₃的第一输出端连接，t₃的目标位输出与f₁的第一输入端连接；对于边沿采样与存储电路，t₄,t₅各自的1位控制位均与f₁的第一输出端连接，t₄,t₅各自的目标位输入均接入逻辑“0”，t₄的目标位输出与f₂的第一输入端连接，t₅的目标位输出与f₃的第一输入端连接，f₁的控制信号为f₀的第二输出端的输出信号，f₁的第一输入端与t₃的目标位输出连接，f₁的第二输入端与f₂的第一输出端连接，f₁的第一输出端的输出信号为Q，f₁的第二输出端为垃圾位输出端，f₃的控制信号为CLK，f₃的第二输入端接入逻辑“0”，f₃的第一输出端与t₀的目标位输入连接，f₃的第二输出端为垃圾位输出端；对于异步置数电路，f₀的控制信号为M，f₀的第一输入端接入逻辑“1”，f₀的第二输入端与接入CLK的控制位线连接，f₀的第一输出端为垃圾位输出端，f₀的第二输出端的输出信号作为f₁的控制信号，f₂的控制信号为M，f₂的第一输入端与t₄的目标位输出连接，f₂的第二输入端接入A，f₂的第一输出端与f₁的第二输入端连接，f₂的第二输出端为垃圾位输出端；对于取反电路，t₆的1位控制位与f₁的第一输出端连接，t₆的目标位输入接入逻辑“1”，t₆的目标位输出的输出信号为