[发明专利]具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法有效
| 申请号： | 201811432850.3 | 申请日： | 2018-11-28 |
| 公开（公告）号： | CN109638074B | 公开（公告）日： | 2020-11-13 |
| 发明（设计）人： | 王晓亮;陈昌禧;王权;徐健凯;冯春;姜丽娟;肖红领;王茜 | 申请（专利权）人： | 中国科学院半导体研究所;中国科学院大学 |
| 主分类号： | H01L29/778 | 分类号： | H01L29/778;H01L21/335;H01L29/06 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 任岩 |
| 地址： | 100083 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种具有n‑p‑n结构背势垒的高电子迁移率晶体管及其制作方法，其中，该电子迁移率晶体管包括：衬底；成核层，位于衬底之上；高阻缓冲层，位于成核层之上；背势垒缓冲层，位于高阻缓冲层之上，为n型掺杂区、p型掺杂区和n型掺杂区形成的横向三明治结构；高迁移率沟道层，位于背势垒缓冲层之上；势垒层，位于高迁移率沟道层之上；盖帽层，位于势垒层之上；欧姆电极，位于盖帽层之上；以及栅极，位于盖帽层之上；其中，p型掺杂区位于栅极所在区域的正下方。该HEMT一方面可以提高对二维电子气的限制作用，减轻短沟道效应的影响，另一方面可以减少二维电子气被掺Fe高阻缓冲层中的深能级陷阱俘获的数量，提高器件的稳定性。 | ||
| 搜索关键词： | 具有 结构 背势垒 电子 迁移率 晶体管 及其 制作方法 | ||
【主权项】：
1.一种具有n‑p‑n结构背势垒的高电子迁移率晶体管，其特征在于，包括：衬底；成核层，位于衬底之上；高阻缓冲层，位于成核层之上；背势垒缓冲层，位于高阻缓冲层之上，为n型掺杂区、p型掺杂区和n型掺杂区形成的横向三明治结构；高迁移率沟道层，位于背势垒缓冲层之上；势垒层，位于高迁移率沟道层之上；盖帽层，位于势垒层之上；欧姆电极，位于盖帽层之上；以及栅极，位于盖帽层之上；其中，所述p型掺杂区位于栅极所在区域的正下方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所;中国科学院大学，未经中国科学院半导体研究所;中国科学院大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811432850.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种半导体结构及其形成方法
- 下一篇：功率半导体器件的高电压终止结构
- 同类专利
- 专利分类
