[发明专利]用于多加载和多存储向量指令的方法和装置在审
| 申请号： | 201811442406.X | 申请日： | 2018-11-29 |
| 公开（公告）号： | CN109992240A | 公开（公告）日： | 2019-07-09 |
| 发明（设计）人： | L·梅多斯;A·杜兰贡扎莱兹;S·彭尼库克;J·休厄尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F7/487 | 分类号： | G06F7/487;G06F9/38 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 李炜;黄嵩泉 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于加载和存储多组紧缩数据元素的设备和方法。例如，处理器的一个实施例包括：解码器，用于解码多加载指令以生成包括多个操作的经解码的多加载指令，该多加载指令包括操作码、源操作数和至少一个目的地操作数；第一源寄存器，用于存储N个紧缩索引值；第二源寄存器，用于存储基址值；执行电路，用于执行经解码的多加载指令的操作，该执行电路包括：并行地址生成电路，用于将来自第二源寄存器的基址与N个紧缩索引值中的每一个组合，以生成N个系统存储器地址；数据加载电路，用于使N组数据元素被从N个系统存储器地址中检取出，数据加载电路用于将N组数据元素存储在由至少一个目的地操作数标识的N个向量目的地寄存器中。 | ||
| 搜索关键词： | 加载指令 解码 源寄存器 电路 系统存储器地址 存储 紧缩 数据加载 组数据 基址 加载 索引 解码器 操作数标识 方法和装置 并行地址 生成电路 数据元素 向量指令 元素存储 源操作数 操作码 操作数 多存储 寄存器 处理器 向量 取出 | ||
【主权项】：
1.一种处理器，包括：解码器，用于对多加载指令解码以生成包括多个操作的经解码的多加载指令，所述多加载指令包括操作码、源操作数和至少一个目的地操作数；第一源寄存器，用于存储N个紧缩索引值；第二源寄存器，用于存储基址值；执行电路，用于执行所述经解码的多加载指令的所述多个操作，所述执行电路包括：并行地址生成电路，用于将来自所述第二源寄存器的基址与所述N个紧缩索引值中的每一个组合，以生成N个系统存储器地址；数据加载电路，用于引起从所述N个系统存储器地址检取N组数据元素，所述数据加载电路用于将所述N组数据元素存储在由所述至少一个目的地操作数标识的N个向量目的地寄存器中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811442406.X/，转载请声明来源钻瓜专利网。
