[发明专利]制造半导体器件的方法有效
申请号: | 201811449221.1 | 申请日: | 2018-11-28 |
公开(公告)号: | CN110021523B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 槙山秀树 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L29/423;H10B41/30;H10B43/30 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 李辉 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开涉及一种制造半导体器件的方法,以用于提高半导体器件的可靠性。在制造半导体器件的方法中,氮被引入到衬底的表面中,并且牺牲膜在与存储器晶体管形成区域不同的场效应晶体管形成区域中的表面上被形成。之后,牺牲膜被移除以移除在场效应晶体管形成区域中衬底的表面中引入的氮。 | ||
搜索关键词: | 制造 半导体器件 方法 | ||
【主权项】:
1.一种半导体器件的制造方法,所述半导体器件具有第一场效应晶体管形成区域和存储器晶体管形成区域,所述方法包括以下步骤:(a)在所述存储器晶体管形成区域中的衬底的表面上形成第一绝缘膜;(b)在所述步骤(a)之后,在含氮气氛中对所述衬底执行热处理,以将氮引入到所述存储器晶体管形成区域中的所述第一绝缘膜中;(c)在所述步骤(b)之后,在所述存储器晶体管形成区域中的所述第一绝缘膜上、以及在所述第一场效应晶体管形成区域上形成具有陷阱能级的第二绝缘膜;(d)在所述步骤(c)之后,暴露所述第一场效应晶体管形成区域中的所述衬底的所述表面;(e)在所述步骤(d)之后,在所述第一场效应晶体管形成区域中的所述衬底的所述表面上形成牺牲膜;(f)在所述步骤(e)之后,移除所述牺牲膜;(g)在所述步骤(f)之后,在所述第一场效应晶体管形成区域中的所述衬底的所述表面上、以及在所述存储器晶体管形成区域中的所述第二绝缘膜上形成第三绝缘膜;(h)在所述步骤(g)之后,形成第一导体膜,所述第一导体膜从形成在所述第一场效应晶体管形成区域中的所述第三绝缘膜上到形成在所述存储器晶体管形成区域中的所述第三绝缘膜上;以及(i)在所述步骤(h)之后,图案化所述第一导体膜,以在所述第一场效应晶体管形成区域中形成第一栅极电极以及在所述存储器晶体管形成区域中形成存储器栅极电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811449221.1/,转载请声明来源钻瓜专利网。
- 上一篇:用于FinFET器件的掩埋金属和方法
- 下一篇:蚀刻方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造