[发明专利]三维半导体存储器件在审

专利信息
申请号: 201811462966.1 申请日: 2018-11-30
公开(公告)号: CN110021605A 公开(公告)日: 2019-07-16
发明(设计)人: 曹权纯;姜书求;孙荣晥;金森宏治 申请(专利权)人: 三星电子株式会社
主分类号: H01L27/11524 分类号: H01L27/11524;H01L27/11529;H01L27/11548;H01L27/11556;H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582;H01L23/538
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 倪斌
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种三维半导体存储器件包括:外围逻辑结构,包括设置在半导体衬底上的多个外围逻辑电路;水平半导体层,设置在外围逻辑结构上;电极结构,包括竖直地交替堆叠在水平半导体层上的多个电极和绝缘层;以及贯通互连结构,穿透电极结构和水平半导体层,并且包括连接到外围逻辑结构的贯通插塞。绝缘层中的第一绝缘层的侧壁与贯通插塞间隔开第一距离。电极中的第一电极的侧壁与贯通插塞间隔开大于第一距离的第二距离。
搜索关键词: 绝缘层 半导体层 逻辑结构 贯通 插塞 三维半导体存储器 外围 电极 侧壁 外围逻辑电路 穿透电极 第一电极 电极结构 互连结构 交替堆叠 衬底 竖直 半导体
【主权项】:
1.一种三维3D半导体存储器件,包括:外围逻辑结构,包括设置在半导体衬底上的多个外围逻辑电路;水平半导体层,设置在所述外围逻辑结构上;电极结构,包括竖直地交替堆叠在所述水平半导体层上的多个电极和绝缘层;以及贯通互连结构,穿透所述电极结构和所述水平半导体层,并且包括连接到所述外围逻辑结构的贯通插塞,其中,所述绝缘层中的第一绝缘层的侧壁与所述贯通插塞间隔开第一距离,并且其中,所述电极中的第一电极的侧壁与所述贯通插塞间隔开大于所述第一距离的第二距离。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811462966.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top