[发明专利]多核处理器错误监控系统和方法有效
| 申请号： | 201811485854.8 | 申请日： | 2018-12-06 |
| 公开（公告）号： | CN110008078B | 公开（公告）日： | 2023-06-23 |
| 发明（设计）人： | 金起范;金荣奭 | 申请（专利权）人： | 现代摩比斯株式会社 |
| 主分类号： | G06F11/30 | 分类号： | G06F11/30 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 梁丽超;田喜庆 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种多核处理器错误监控系统和方法，该系统包括：第一和第二多核处理器；以及错误监控处理器，错误监控处理器配置成监控第一和第二多核处理器。错误监控处理器包括监控模块以及第一缓冲区和第二缓冲区。监控模块通过不穿过第一缓冲区的第一路径和穿过第一缓冲区的第二路径连接到第一多核处理器。监控模块在通过第一路径与第一多核处理器连接的旁路模式下计算并监控与第一多核处理器的包括通信速度和延迟率的通信特性。监控模块在通过第二路径与第一多核处理器连接的QoS模式下测量第一缓冲区的读取和写入时间，以计算与第一多核处理器的通信时间。 | ||
| 搜索关键词： | 多核 处理器 错误 监控 系统 方法 | ||
【主权项】：
1.一种多核处理器错误监控系统，包括：第一多核处理器和第二多核处理器；以及错误监控处理器，配置成监控所述第一多核处理器和第二多核处理器，其中，所述错误监控处理器包括监控模块以及第一缓冲区和第二缓冲区，其中，所述监控模块通过不穿过所述第一缓冲区的第一路径和穿过所述第一缓冲区的第二路径连接到所述第一多核处理器，其中，所述监控模块在通过所述第一路径与所述第一多核处理器连接的旁路模式下计算并监控与所述第一多核处理器的包括通信速度和延迟率的通信特性，其中，所述监控模块在通过所述第二路径与所述第一多核处理器连接的服务质量模式下测量所述第一缓冲区的读取和写入时间，以计算与所述第一多核处理器的通信时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于现代摩比斯株式会社，未经现代摩比斯株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811485854.8/，转载请声明来源钻瓜专利网。
