[发明专利]ASIC阵列、数据处理板以及区块挖掘方法和设备在审
| 申请号： | 201811503862.0 | 申请日： | 2018-12-10 |
| 公开（公告）号： | CN110347637A | 公开（公告）日： | 2019-10-18 |
| 发明（设计）人： | 张楠赓;徐英韬 | 申请（专利权）人： | 北京嘉楠捷思信息技术有限公司 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78;G06F15/173 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 梁挥;祁建国 |
| 地址： | 100094 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种ASIC阵列，用于进行区块挖掘，该ASIC阵列包括：设置于PCB电路板上的多个ASIC芯片，该ASIC芯片包括多个裸片，该裸片包括片上网络，其中该片上网络包括多个计算节点，该计算节点包括内存，该内存用于分布存储区块挖掘中的随机数据集的子集。本发明的ASIC阵列，将内存分配到计算节点上，通过计算节点‑片上网络‑ASIC芯片‑ASIC阵列的层级结构，使ASIC阵列可以存储区块挖掘中所需的随机数据集，即通过将子集分配到每个计算节点内存的方式，有效降低进行区块挖掘的散列计算过程中，随机数据集对大容量内存的需求。 | ||
| 搜索关键词： | 计算节点 区块 随机数据 挖掘 内存 片上网络 裸片 大容量内存 方法和设备 数据处理板 层级结构 存储区块 分布存储 计算过程 内存分配 网络包括 子集分配 散列 子集 | ||
【主权项】：
1.一种ASIC阵列，用于进行区块挖掘，其特征在于，该ASIC阵列包括：设置于PCB电路板上的多个ASIC芯片，该ASIC芯片包括多个裸片，该裸片包括片上网络，其中该片上网络包括多个计算节点，该计算节点包括内存，该内存用于分布存储区块挖掘中的随机数据集的子集。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京嘉楠捷思信息技术有限公司，未经北京嘉楠捷思信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811503862.0/，转载请声明来源钻瓜专利网。
