[发明专利]ASIC阵列、数据处理板以及区块挖掘方法和设备有效
| 申请号： | 201811504033.4 | 申请日： | 2018-12-10 |
| 公开（公告）号： | CN110347071B | 公开（公告）日： | 2022-07-26 |
| 发明（设计）人： | 张楠赓;徐英韬 | 申请（专利权）人： | 北京嘉楠捷思信息技术有限公司 |
| 主分类号： | G05B19/042 | 分类号： | G05B19/042 |
| 代理公司： | 北京市铸成律师事务所 11313 | 代理人： | 皇甫韵啸;王云红 |
| 地址： | 100094 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种ASIC阵列，用于进行区块挖掘，该ASIC阵列包括：设置于PCB电路板上的多个ASIC芯片，该ASIC芯片包括多个裸片，该裸片包括片上网络，其中该片上网络包括多个计算节点，每个该计算节点包括混算器，所有该混算器对区块挖掘的随机数据集中的随机数进行并行地址运算。本发明的ASIC阵列，在每个计算节点上都设置有混算器，通过计算节点‑片上网络‑ASIC芯片‑ASIC阵列的层级结构，使ASIC阵列具有多个可以并行处理随机数据集中随机数的混算器，通过混算器进行多任务并行处理的方式，有效提高区块挖掘散列计算效率。 | ||
| 搜索关键词： | asic 阵列 数据处理 以及 区块 挖掘 方法 设备 | ||
【主权项】：
1.一种ASIC阵列，用于进行区块挖掘，其特征在于，该ASIC阵列包括：设置于PCB电路板上的多个ASIC芯片，该ASIC芯片包括多个裸片，该裸片包括片上网络，其中该片上网络包括多个计算节点，每个该计算节点包括混算器，所有该混算器对区块挖掘的随机数据集中的随机数进行并行地址运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京嘉楠捷思信息技术有限公司，未经北京嘉楠捷思信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811504033.4/，转载请声明来源钻瓜专利网。
