[发明专利]分布式半导体管芯和封装架构在审
| 申请号： | 201811517402.3 | 申请日： | 2018-12-12 |
| 公开（公告）号： | CN110034079A | 公开（公告）日： | 2019-07-19 |
| 发明（设计）人： | W.戈梅斯;M.T.博尔;R.库马;R.L.桑克曼;R.V.马哈詹;W.D.麦卡洛 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L23/31 | 分类号： | H01L23/31;H01L23/488;H01L21/50;H01L21/56 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 李啸;刘春元 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开针对使用完全或部分跨基本管芯的全部或者一部分或者在其之中、之上或周围来形成的电网格网络将多个物理地相对小的IP核管芯导电地耦合到物理地相对更大的基本管芯的系统和方法。电网格网络有益地准许IP核紧邻基本管芯所携带的支持电路的定位。IP核电路与支持电路之间的最小间隔有利地改进通信带宽，同时降低功率消耗。IP核的每个可包括功能上专用的电路，例如处理器核电路、现场可编程逻辑、存储器或图形处理电路。IP核管芯的使用有益并且有利地准许广泛种类的IP核的使用，其各自具有到电网格网络的通用或类似接口。 | ||
| 搜索关键词： | 管芯 电网格 支持电路 核电 准许 现场可编程逻辑 图形处理电路 半导体管芯 存储器 改进通信 降低功率 最小间隔 网络 导电地 专用的 耦合到 处理器 封装 带宽 电路 架构 消耗 携带 通用 | ||
【主权项】：
1.一种半导体封装，包括：第一半导体管芯，所述第一半导体管芯具有上表面和下表面，所述第一半导体管芯包括输入/输出电路；第一电网格，所述第一电网格设置在所述第一半导体管芯的所述上表面上，并且导电地耦合到所述第一半导体管芯中包含的电路，所述第一电网格包括：第一多个导体，其中所述第一多个导体的每个设置在所述第一半导体管芯的所述上表面上，并且与其余第一多个导体分隔开；以及第二多个导体，其中：所述第二多个导体的每个设置在所述第一半导体管芯的所述上表面上，并且与其余第二多个导体分隔开；以及所述第二多个导体的每个与所述第一多个导体的至少一个相交并且导电地耦合；多个第二半导体管芯，所述多个第二半导体管芯的每个包括处理器核电路，所述第二半导体管芯的每个导电地耦合到通过所述第一多个导体之一与所述第二多个导体之一的相交所形成的节点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811517402.3/，转载请声明来源钻瓜专利网。
- 上一篇：用于半导体器件的封装内嵌结构和制造方法
- 下一篇：导热部件
