[发明专利]制造相变化记忆体的方法有效
| 申请号： | 201811517589.7 | 申请日： | 2018-12-12 |
| 公开（公告）号： | CN109545963B | 公开（公告）日： | 2022-09-30 |
| 发明（设计）人： | 蔡尚修;张明丰 | 申请（专利权）人： | 北京时代全芯存储技术股份有限公司 |
| 主分类号： | H01L45/00 | 分类号： | H01L45/00 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 100094 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种制造相变化记忆体的方法，包含：形成一结构，包含：底电极；介电层，位于底电极上方；隔离层，位于介电层上方，并具有开口贯穿隔离层；以及多晶硅层，位于开口内；形成第一孔洞及第二孔洞分别贯穿多晶硅层及介电层，第二孔洞位于第一孔洞的下方；形成保护层于第一孔洞及第二孔洞内及多晶硅层上方；移除保护层的一部分，以暴露多晶硅层，并留下第二孔洞内的保护层；对暴露的多晶硅层进行干蚀刻制程，以移除多晶硅层；移除第二孔洞内的保护层，以暴露第二孔洞；以及沉积加热材料至第二孔洞内。此方法不使用氢氧化四甲基铵溶液移除多晶硅层，可避开使用氢氧化四甲基铵溶液造成的危险，又可避免介电层中的孔洞损伤，使孔洞具有良好的尺寸稳定性。 | ||
| 搜索关键词： | 制造 相变 记忆体 方法 | ||
【主权项】：
1.一种制造相变化记忆体的方法，其特征在于，包含：形成一结构，该结构包含：一底电极；一介电层，位于该底电极上方；一隔离层，位于该介电层上方，并具有一开口贯穿该隔离层；以及一多晶硅层，位于该开口内；形成一第一孔洞及一第二孔洞分别贯穿该多晶硅层及该介电层，该第二孔洞位于该第一孔洞的下方；形成一保护层于该第一孔洞及该第二孔洞内及该多晶硅层上方；移除该保护层的一部分，以暴露该多晶硅层，并留下该第二孔洞内的该保护层；对暴露的该多晶硅层进行一干蚀刻制程，以移除该多晶硅层；移除该第二孔洞内的该保护层，以暴露该第二孔洞；以及沉积一加热材料至该第二孔洞内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京时代全芯存储技术股份有限公司，未经北京时代全芯存储技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811517589.7/，转载请声明来源钻瓜专利网。
