[发明专利]半导体装置的制造方法有效

专利信息
申请号: 201811526091.7 申请日: 2018-12-13
公开(公告)号: CN110034063B 公开(公告)日: 2023-10-20
发明(设计)人: 八田浩一;山口达也;Y·费尔普莱尔;F·拉扎里诺;J·D·马内夫;K·B·加万 申请(专利权)人: 东京毅力科创株式会社;比利时微电子研究中心
主分类号: H01L21/768 分类号: H01L21/768
代理公司: 北京林达刘知识产权代理事务所(普通合伙) 11277 代理人: 刘新宇;李茂家
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体装置的制造方法。提供如下技术:在制造半导体装置时,在对作为层间绝缘膜的由SiOC膜形成的多孔质的低介电常数膜进行蚀刻时能够抑制低介电常数膜的损伤。对晶圆W进行以异氰酸酯和胺为原料、通过蒸镀聚合生成聚脲的成膜处理。由此在低介电常数膜(20)的孔部(21)内埋入聚脲。而且,先形成通孔的情况下,在低介电常数膜(20)形成通孔(201)后、且形成沟槽(202)前在通孔(201)内埋入保护用的填充物(100)。作为填充物(100)可列举出聚脲。先形成沟槽的情况下,形成沟槽(202),形成通孔(201)后,去除沟槽(202)内的掩模时,通过低介电常数膜(20)的孔部内的聚脲的存在来保护低介电常数膜。
搜索关键词: 半导体 装置 制造 方法
【主权项】:
1.一种半导体装置的制造方法,其在形成于基板上的作为层间绝缘膜的多孔质的低介电常数膜中通过蚀刻形成沟槽和通孔,其特征在于,所述制造方法包括如下工序:埋入工序,对所述低介电常数膜供给聚合用的原料,在所述低介电常数膜内的孔部埋入具有脲键的聚合物;对所述低介电常数膜进行蚀刻,形成通孔的工序;接着,在所述通孔内埋入包含有机物的保护用的填充物的工序;然后,对所述低介电常数膜进行蚀刻,形成沟槽的工序;接着,去除所述填充物的工序;和,形成所述沟槽后,对所述基板进行加热而将所述聚合物解聚,由此从所述低介电常数膜内的孔部将所述聚合物去除的工序,在所述孔部埋入所述聚合物的工序在形成所述沟槽之前进行。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社;比利时微电子研究中心,未经东京毅力科创株式会社;比利时微电子研究中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811526091.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top