[发明专利]一种单路式卷积实现方法

摘要

本发明提供一种单路式卷积实现方法，将特征图的数据逐行按顺序存储在fifo中，通过fifo组的每次读写和滑窗数据的更新操作，得到卷积计算所需要的滑窗数据，然后，将得到的滑窗数据依次与卷积核完成卷积计算，接着更换新的滑窗数据重复上述过程，直到得到所有卷积计算输出的结果特征图；因此，本实施例在FPGA片内利用fifo构建fifo组，按照卷积计算所需的数据顺序要求，各fifo将存储于FPGA片外存储器的整幅特征图的数据逐一输出到组外的卷积计算单元，没有直接去调用FPGA片外存储器的数据，避免了复杂的地址跳变，同时将滑窗数据依次与卷积核完成卷积计算之后再更换新的滑窗数据，避免对输入特征图进行重复的数据提取，大大提高硬件平台加速卷积计算的效果。

主权项

1.一种单路式卷积实现方法，应用于卷积神经网络，其特征在于，包括以下步骤：S1：在FPGA片内存储器中设置fifo组，其中，fifo组包括L个fifo，并将各fifo依次编号为1至L，其中，L＝kernel+1，kernel为预设的卷积核大小；然后确定需要同时向fifo组外输出数据的fifo的个数M＝kernel；S2：将输入特征图中的前L行数据逐行存入fifo组中，其中，每一个fifo存储输入特征图的一行数据，且fifo的深度depth大于输入特征图的尺寸；S3：对fifo组中各fifo进行kernel次读写操作，得到与卷积核大小相同的滑窗数据，其中，每进行一次读写操作，fifo组中各fifo完成一次更新，所述读写操作具体为：对于从前面数的前M个fifo，每个fifo当前存储的第一个数据输出fifo组外作为卷积神经网络的滑窗数据，同时第二个数据成为第一个数据；对于倒数的后M个fifo，每个fifo当前存储的第一个数据写入其前一个fifo存储数据的尾部，同时，将特征图第L+1行的第一个数据写入第L个fifo存储数据的尾部；S4：将所述滑窗数据依次与各卷积核进行卷积计算，得到每个卷积核对应的输出特征图的第一行的第一个像素点；S5：将步骤S3中完成kernel次读写操作的fifo组再进行一次读写操作，得到前M个fifo当前存储的第一个数据；S6：对步骤S3中的滑窗数据执行滑窗更新操作，得到更新后的滑窗数据，其中，所述滑窗更新操作为：舍弃当前滑窗数据的第一列，并将最近一次读写操作后得到的前M个fifo输出的数据作为滑窗数据的最后一列；S7：将更新后的滑窗数据依次与各卷积核进行卷积计算，得到每个卷积核对应的输出特征图的第一行的第二个像素点；S8：将步骤S5中完成kernel+1次读写操作的fifo组重复执行步骤S5～S7，得到每个卷积核对应的输出特征图的第一行的第三个像素点；以此类推，直到遍历输入特征图前四行的数据，得到每个卷积核对应的输出特征图第一行的像素点；S9：将已经遍历输入特征图前四行数据的fifo组重复执行kernel次读写操作和滑窗更新操作，得到输入特征图第2～4行、第1～3列对应的滑窗数据；然后将该滑窗数据重复执行步骤S4～S8，得到每个卷积核对应的输出特征图第二行的像素点；以此类推，直到遍历输入特征图的所有数据，得到每个卷积核对应的所有输出特征图。