[发明专利]一种时钟占空比校准电路有效
| 申请号： | 201811562038.2 | 申请日： | 2018-12-20 |
| 公开（公告）号： | CN109687847B | 公开（公告）日： | 2023-07-25 |
| 发明（设计）人： | 王颀;何杰;李子夫;霍宗亮;叶甜春 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H03K3/017 | 分类号： | H03K3/017;H03K5/14 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 王宝筠 |
| 地址： | 100029 北京市朝阳*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供的一种时钟占空比校准电路，包括：延时线电路、下降沿检测电路、下降沿调制控制电路、下降沿调制电路和插值器电路；通过采用可调的延时单元，在不同工作模式频率下使用对应大小的延时单元，在相同校准精度的前提下，由于延时单元以及对应的下降沿检测逻辑部分的级数固定，则本申请延时线电路和下降沿检测电路的面积和功耗会显著减少；另外，采用固定级数的可调的延时单元，直接将与占空比相关的采样输出信号进行处理后分别输出到下降沿调制电路判断移动方向即可完成下降沿移动，简化了电路的逻辑判断，电路面积和功耗减少的同时也减少了电路完成下降沿移动所需要的时间。 | ||
| 搜索关键词： | 一种 时钟 校准 电路 | ||
【主权项】：
1.一种占空比校准电路，其特征在于，包括：延时线电路，所述延时线电路包括至少一个可调的延时单元；所述至少一个可调的延时单元串联；所述可调的延时单元的延迟时间根据待校准信号的工作频率确定：待校准信号的工作频率越大，所述延迟时间越短；所述待校准信号的工作频率越小，所述延迟时间越长。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811562038.2/，转载请声明来源钻瓜专利网。
