[发明专利]一种保障PLL输出时钟的补偿装置在审
| 申请号： | 201811582385.1 | 申请日： | 2018-12-24 |
| 公开（公告）号： | CN109687866A | 公开（公告）日： | 2019-04-26 |
| 发明（设计）人： | 张猛华;于宗光;薛海卫;陈振娇;张继 | 申请（专利权）人： | 中国电子科技集团公司第五十八研究所 |
| 主分类号： | H03L7/08 | 分类号： | H03L7/08;H03L7/199 |
| 代理公司： | 无锡派尔特知识产权代理事务所(普通合伙) 32340 | 代理人： | 杨立秋 |
| 地址： | 214000 *** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种保障PLL输出时钟的补偿装置，属于补偿电路技术领域。所述保障PLL输出时钟的补偿装置包括输入时钟缺失检测电路、多路选择器、锁相环PLL电路和时钟发生器。所述输入时钟缺失检测电路用于检测输入时钟PLLCLKIN而输出检测选择控制PLLSEL信号；所述多路选择器依据所述PLLSEL信号选择不同的时钟源输出至PLLCLKOUT；所述锁相环PLL电路提供输入时钟非缺失状态下的倍频输出时钟PLLVCO至所述多路选择器；所述时钟发生器提供输入时钟缺失状态下的输出补偿时钟PLLMISCLK。 | ||
| 搜索关键词： | 输出时钟 输入时钟 多路选择器 补偿装置 时钟发生器 缺失检测 缺失状态 锁相环 电路 补偿电路 检测输入 输出补偿 输出检测 信号选择 选择控制 时钟源 倍频 输出 | ||
【主权项】：
1.一种保障PLL输出时钟的补偿装置，其特征在于，包括：输入时钟缺失检测电路，检测PLL外部输入时钟PLLCLKIN是否缺失，从而输出检测选择控制PLLSEL信号；多路选择器，依据所述PLLSEL信号选择不同的时钟源输出至PLLCLKOUT；锁相环PLL电路，提供输入时钟非缺失状态下的倍频输出时钟PLLVCO至所述多路选择器；时钟发生器，提供输入时钟缺失状态下的输出补偿时钟PLLMISCLK。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所，未经中国电子科技集团公司第五十八研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811582385.1/，转载请声明来源钻瓜专利网。
