[发明专利]一种基于FPGA的高速信号采集存储及回放系统

摘要

本发明提供了一种基于FPGA的高速信号采集存储及回放系统,包括机箱、高速背板、高速AD采集卡、大容量高速存储卡、CPU卡以及上位机采集系统管理软件。高速AD采集卡包括采集传输控制、前端雷达信号调理、高速A/D转换、数据缓存SDRAM、高速数据处理分发及回放单元。CPU卡上运行上位机采集系统管理软件，实现AD采集启停、数据分发存储、实时采样、数据回放、转储等相关功能控制。本发明解决传统高速宽带雷达采集系统中无法存储大带宽高占空比的数据原波形的问题，能满足高达10GB/s存储速度的采集记录需求，可以将信号波形与原波形一一对应，有助于数据后期应用的一致性分析，提高雷达算法可靠性。

主权项

1.一种基于FPGA的高速信号采集存储及回放系统，其特征在于，包括：高速背板，高速AD采集卡，大容量高速存储卡，CPU卡；所述高速背板为系统高速信号互连提供通路；所述高速AD采集卡基于FPGA+A/D架构，包括采集传输控制、前端雷达信号调理电路、高速A/D转换电路、数据缓存、高速数据处理分发及回放单元；所述采集传输控制单元通过与CPU卡建立通讯，接收CPU卡发来的指令，实现AD采集启停、数据分发存储、实时采样、数据回放、转储功能；所述前端雷达信号调理电路，将外部输入的雷达信号进行调理后送入AD采集芯片；所述高速A/D转换电路，其中A/D采集参数配置或由CPU卡进行配置，或通过CPU卡发指令方式，由高速AD采集卡上的FPGA通过SPI接口实现，将调理后的雷达模拟信号转化为数字信号，并通过JESD204B传输数据；所述数据缓存用来缓存采集到的数据；所述高速数据处理分发及回放单元由FPGA实现，用于对采集的数据进行处理、分发存储以及回放操作，其中数据处理由FPGA对数据进行位宽变换，以便下一步通过RAID技术进行数据分发存储，数据分发存储是通过高速AD采集卡的FPGA高速串口与存储板互连，将数据通过RAID技术写入存储板；数据回放首先通过FPGA的高速串口与存储板互连，通过RAID技术读取数据，并通过缓存，然后通过高速AD采集卡FPGA的高速串口实现PCIe接口与CPU卡互连，将数据传输给CPU卡；所述的大容量高速存储卡或基于FPGA+存储主控+Flash架构，或基于FPGA+Flash架构；FPGA对外接口为高速串口与高速AD采集卡互连，FPGA对内接口为高速串口与存储主控互连，存储主控再加Flash实现存储，或者FPGA+Flash架构直接通过FPGA操作Flash实现存储；所述CPU卡与所述高速AD采集卡、所述大容量高速存储卡通讯，通过运行采集系统管理软件实现AD采集启停、数据分发存储、实时采样、数据回放、转储功能的控制，所述CPU卡通过与所述高速AD采集卡的互连，实现雷达信号实时采样、回放与转储功能。