[发明专利]一种基于寄存器重定时的多流水级时序电路装箱操作方法有效
申请号: | 201811587501.9 | 申请日: | 2018-12-25 |
公开(公告)号: | CN109800468B | 公开(公告)日: | 2022-09-30 |
发明(设计)人: | 李鹏;李运娣;郭小波 | 申请(专利权)人: | 河南工程学院 |
主分类号: | G06F30/3312 | 分类号: | G06F30/3312;G06F30/3323;G06F30/34 |
代理公司: | 郑州优盾知识产权代理有限公司 41125 | 代理人: | 张真真;栗改 |
地址: | 451191 河南*** | 国省代码: | 河南;41 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出了一种基于寄存器重定时的多流水级时序电路装箱操作方法,其步骤为:步利用FPGA设计流程将用户设计的硬件描述语言经过逻辑综合和映射阶段处理产生查找表电路;利用装箱算法对查找表电路进行装箱;根据时序电路关键路径的走向判断装箱后流水级时序电路的类型,利用装箱后时序电路关键路径时延计算方法计算装箱后流水级时序电路关键路径时延;根据关键路径时延对电路中的中间寄存器重定时。本发明通过寄存器重定时可以将各流水级的时延尽可能均匀分布,从而提高流水线应用的吞吐率,使应用系统在单位时间内处理的数据越多;利用装箱到逻辑块中的寄存器可以移动的特性,可以降低整个时序电路流水线的关键路径时延。 | ||
搜索关键词: | 一种 基于 寄存 器重 定时 流水 时序电路 装箱 操作方法 | ||
【主权项】:
1.一种基于寄存器重定时的多流水级时序电路装箱操作方法,其特征在于,其步骤如下:步骤一:利用FPGA设计流程将用户设计的硬件描述语言经过逻辑综合和映射阶段处理产生查找表电路;步骤二:利用装箱算法对查找表电路进行装箱;步骤三:根据时序电路关键路径的走向判断装箱后流水级时序电路的类型,利用装箱后时序电路关键路径时延计算方法计算装箱后流水级时序电路关键路径时延;步骤四:根据步骤三计算的关键路径时延对电路中的中间寄存器重定时。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于河南工程学院,未经河南工程学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811587501.9/,转载请声明来源钻瓜专利网。