[发明专利]一种基于FPGA的QR31码译码方法有效
| 申请号： | 201811592240.X | 申请日： | 2018-12-25 |
| 公开（公告）号： | CN109787717B | 公开（公告）日： | 2021-05-18 |
| 发明（设计）人： | 黄继业;刘鹏;谢尚港;张新球;周涛 | 申请（专利权）人： | 杭州电子科技大学 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00;H03M13/15 |
| 代理公司： | 浙江永鼎律师事务所 33233 | 代理人： | 陆永强 |
| 地址： | 310018 浙江*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了基于FPGA的QR31码译码方法，包括以下步骤：S10，数据选择模块将接收码字转换成三种不同码字；S20，分别送入三条流水线中进行并行译码；S30，数据选择模块根据译码情况最后输出译码结果；所述S20中，三条并行流水线均包含两个步骤，每个步骤均包含两个单元：校验子检查单元和纠错单元，其中，所述校验子检查单元用于产生一系列不同的校验子，并且检查这些校验子是否满足译码条件；纠错单元接收来自校验子检查单元的指示序列，决定是否触发译码。本发明通过将整个译码过程分解为独立的三路译码过程，实现高速的并行译码。 | ||
| 搜索关键词： | 一种 基于 fpga qr31 译码 方法 | ||
【主权项】：
1.一种基于FPGA的QR31码译码方法，其特征在于，包括以下步骤：S10，数据选择模块将接收码字转换成三种不同码字；S20，分别送入三条流水线中进行并行译码；S30，数据选择模块根据译码情况最后输出译码结果；所述S20中，三条并行流水线均包含两个步骤，每个步骤均包含两个单元：校验子检查单元和纠错单元，其中，所述校验子检查单元用于产生一系列不同的校验子，并且检查这些校验子是否满足译码条件；纠错单元接收来自校验子检查单元的指示序列，决定是否触发译码。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学，未经杭州电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811592240.X/，转载请声明来源钻瓜专利网。
