[发明专利]一种IRIG-B自适应解码电路及方法

摘要

本发明公开了一种IRIG‑B自适应解码电路及方法，包括：增益控制电路、差分信号转单端信号电路、直流IRIG‑B电平适配电路、调幅IRIG‑B信号数字化电路、IRIG‑B同步时钟提取电路、AM包络解调电路和基于FPGA的IRIG‑B(DC)解码算法电路；本发明利用放大电路和比较器的组合，把AC码模拟信号转化成DC码数字信号，提供给后级的数字信号处理。本发明的电路减少了传统的AD转换芯片，在FPGA前级利用模拟和数字低成本混合电路实现了AC码的解调，同时兼容DC码。对于FPGA来说，输入就是DC码，极大的简化了FPGA解码算法，降低了对FPGA内部逻辑单元资源的占用。

主权项

1.一种IRIG‑B自适应解码电路，其特征在于，包括：增益控制电路、差分信号转单端信号电路、直流IRIG‑B电平适配电路、调幅IRIG‑B信号数字化电路、IRIG‑B同步时钟提取电路、AM包络解调电路和基于FPGA的IRIG‑B(DC)解码算法电路；所述的增益控制电路与差分信号转单端信号电路连接，用于将IRIG‑B信号增益为差分信号；所述的差分信号转单端信号电路与直流IRIG‑B电平适配电路、调幅IRIG‑B信号数字化电路及IRIG‑B同步时钟提取电路均连接，用于将差分信号转化为单端信号；所述的直流IRIG‑B电平适配电路与基于FPGA的IRIG‑B(DC)解码算法电路连接，用于调整IRIGB(DC)单端信号电平，使其符合后级电路要求的输入电平；所述的调幅IRIG‑B信号数字化电路与AM包络解调电路连接，用于将IRIGB(AC)信号数字化，生成AM_DI信号；所述的IRIG‑B同步时钟提取电路与AM包络解调电路连接，用于实现AM信号的过零点检测和时钟提取，生成AM_CLK信号；所述的AM包络解调电路与基于FPGA的IRIG‑B(DC)解码算法电路连接，用于从AM调制信号中恢复IRIGB(DC)信号；所述的基于FPGA的IRIG‑B(DC)解码算法电路，用于根据IRIGB(DC)信号信息恢复出时间信息和秒脉冲信号。