[发明专利]一种高速并行数字匹配滤波器的实现方法有效
| 申请号： | 201811596241.1 | 申请日： | 2018-12-26 |
| 公开（公告）号： | CN109815546B | 公开（公告）日： | 2022-12-13 |
| 发明（设计）人： | 李晓冬;王伟;司江勃;韩嫚莉 | 申请（专利权）人： | 中国电子科技集团公司第二十研究所 |
| 主分类号： | G06F30/20 | 分类号： | G06F30/20 |
| 代理公司： | 西北工业大学专利中心 61204 | 代理人： | 顾潮琪 |
| 地址： | 710068 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种高速并行数字匹配滤波器的实现方法，通过8PSK调制后的数据进行4倍内插，产生滤波器输入数据，通过重叠缓冲方式产生滤波器输入数据，并对数据做64点DFT，通过MATLAB仿真计算出匹配滤波器系数，计算64点DFT，并对运算结果进行归一化处理，使滤波器的计算结果中间32点系数值置零，将输入数据与滤波器系数进行频域滤波计算，并对运算结果取共轭，并将输出结果取共轭并乘以1/64得到输出序列。本发明运算复杂度低、系统资源消耗少、算法开发周期短，易于滤波功能的升级、扩展、维护与移植，相对传统滤波器实现方法具有明显的简化与优化特征。 | ||
| 搜索关键词： | 一种 高速 并行 数字 匹配滤波器 实现 方法 | ||
【主权项】：
1.一种高速并行数字匹配滤波器的实现方法，其特征在于包括下述步骤：(1)通过8PSK调制后的8路数据进行4倍内插，产生32路滤波器输入数据；(2)通过重叠缓冲方式产生64路滤波器输入数据，并对64路数据做64点DFT；(3)通过MATLAB仿真计算出匹配滤波器系数h(n)，计算它们的64点DFT，H(N)＝DFT(h(n))；并对运算结果进行归一化处理；(4)使滤波器H(N)的计算结果中间32点系数值置零；(5)将输入数据与滤波器系数进行频域滤波计算，Y(N)＝X(N)H(N)，并对运算结果Y(N)取共轭；(6)将步骤(5)结果作为输入，重复步骤(2)进行64点DFT，并将输出结果取共轭并乘以1/64得到输出序列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第二十研究所，未经中国电子科技集团公司第二十研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811596241.1/，转载请声明来源钻瓜专利网。
