[发明专利]一种集成电路精密图形制备方法有效
| 申请号： | 201811620602.1 | 申请日： | 2018-12-28 |
| 公开（公告）号： | CN109860041B | 公开（公告）日： | 2020-12-29 |
| 发明（设计）人： | 吴汉明 | 申请（专利权）人： | 芯创智（北京）微电子有限公司 |
| 主分类号： | H01L21/311 | 分类号： | H01L21/311 |
| 代理公司： | 北京天悦专利代理事务所(普通合伙) 11311 | 代理人： | 田明;任晓航 |
| 地址： | 100176 北京市大兴区北京经*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种集成电路精密图形制备方法，包括，(S1)通过光刻和刻蚀在第一层介质中制备出大节距的带有硬掩模的沟槽或圆形通孔结构；(S2)通过等离子体刻蚀工艺，在所述沟槽或圆形通孔结构底部侧壁位置的第二层介质的硬掩模上形成微沟槽；(S3)去除所述第一层介质；(S4)通过等离子体刻蚀工艺，在所述第二层介质的硬掩模上形成的微沟槽处，将第二层介质的硬掩模打开；(S5)在第二层介质中制备出小节距的沟槽或圆形通孔结构。该方法通过调整等离子体的工艺参数，可以控制优化刻蚀剖面的形状，其工艺简单，成本低廉，有利于高端芯片的应用推广。 | ||
| 搜索关键词： | 一种 集成电路 精密 图形 制备 方法 | ||
【主权项】：
1.一种集成电路精密图形制备方法，包括如下步骤：(S1)通过光刻和刻蚀在第一层介质中制备出大节距的带有硬掩模的沟槽或圆形通孔结构；(S2)通过等离子体刻蚀工艺，在所述沟槽或圆形通孔结构底部侧壁位置的第二层介质的硬掩模上形成微沟槽；(S3)去除所述第一层介质；(S4)通过等离子体刻蚀工艺，在所述第二层介质的硬掩模上形成的微沟槽处，将第二层介质的硬掩模打开；(S5)在第二层介质中制备出小节距的沟槽或圆形通孔结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于芯创智（北京）微电子有限公司，未经芯创智（北京）微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811620602.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
