[发明专利]三维半导体器件及其形成方法在审

专利信息
申请号: 201811632198.X 申请日: 2018-12-29
公开(公告)号: CN110021607A 公开(公告)日: 2019-07-16
发明(设计)人: 安钟善;千志成;权永振;白石千;李雄燮 申请(专利权)人: 三星电子株式会社
主分类号: H01L27/11529 分类号: H01L27/11529;H01L27/11531;H01L27/11556;H01L27/11573;H01L27/11582
代理公司: 北京市立方律师事务所 11330 代理人: 李娜
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了一种三维半导体器件和一种形成三维半导体器件的方法。所述三维半导体器件包括:上基板;位于所述上基板上的栅极堆叠结构,所述栅极堆叠结构包括栅电极,所述栅电极在垂直于所述上基板的表面的方向上堆叠在存储单元阵列区域内同时彼此间隔开,并且延伸到与所述存储单元阵列区域相邻的延伸区域中,从而在所述延伸区域内布置成具有阶梯形状;以及至少一个贯穿区域,所述至少一个贯穿区域在所述存储单元阵列区域或所述延伸区域内穿过所述栅极堆叠结构,所述至少一个贯穿区域包括下部区域和比所述下部区域宽的上部区域。
搜索关键词: 三维半导体器件 存储单元阵列区域 栅极堆叠结构 延伸区域 上基板 下部区域 栅电极 贯穿 阶梯形状 上部区域 堆叠 垂直 穿过 延伸
【主权项】:
1.一种三维半导体器件,所述三维半导体器件包括:上基板;位于所述上基板上的栅极堆叠结构,所述栅极堆叠结构包括栅电极,所述栅电极在垂直于所述上基板的表面的方向上堆叠在存储单元阵列区域内同时彼此间隔开,并且延伸到与所述存储单元阵列区域相邻的延伸区域中,从而在所述延伸区域内布置成具有阶梯形状;以及至少一个贯穿区域,所述至少一个贯穿区域在所述存储单元阵列区域或所述延伸区域内穿过所述栅极堆叠结构,所述至少一个贯穿区域包括下部区域和比所述下部区域宽的上部区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201811632198.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top