[发明专利]一种工业物联网中的缓冲内存管理设计与实现方法有效
申请号: | 201811652956.4 | 申请日: | 2018-12-29 |
公开(公告)号: | CN109710547B | 公开(公告)日: | 2020-12-08 |
发明(设计)人: | 王成群;吴超;徐伟强;贾宇波 | 申请(专利权)人: | 浙江理工大学 |
主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F12/0895 |
代理公司: | 杭州求是专利事务所有限公司 33200 | 代理人: | 刘静;邱启旺 |
地址: | 310018 浙江省杭*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种工业物联网中的缓冲内存管理设计与实现方法,包括以下步骤:采用FPGA作为主控制器完成对SDRAM初始化和主状态机的设计;将SDRAM内存分成索引区和数据区两个部分,为了方便内存管理,进一步将SDRAM数据区分成1KB大小相同的内存块;在内存管理部分完成数据处理模块、读写索引模块、读写数据模块、地址控制模块的设计。本发明解决了工业高速通信发生流量堵塞缓存时,从SDRAM中读取多条数据帧造成的数据错乱等不可靠问题,提高了通信系统的稳定性。 | ||
搜索关键词: | 一种 工业 联网 中的 缓冲 内存 管理 设计 实现 方法 | ||
【主权项】:
1.一种工业物联网中的缓冲内存管理设计与实现方法,其特征在于,包括以下步骤:步骤1:采用FPGA作为主控制器完成对SDRAM初始化和主状态机的设计,设定状态转移过程中的关键状态的优先级次序,依次为刷新状态、写状态、读状态;将SDRAM内存分成索引区和数据区两块大小,将数据区分成1KB大小相同的内存块。步骤2:设计数据处理模块。当一条数据帧要存进SDRAM时,先经过数据处理模块进行分析计算;数据处理模块对数据帧进行预处理,计算分析数据帧的类型、长度、在数据区存储的起始地址和结束地址;如果数据区剩余内存大小可以存放当前数据帧时,将计算得到的数据帧的类型、数据长度、在数据区存储的起始地址和结束地址这些索引信息存储在固定大小的寄存器中,否则等待数据区中数据帧被读出后再进行判断;每次读写数据帧成功后,数据处理模块动态更新记录数据区剩余内存值的大小。步骤3:设计读写索引模块。将数据处理模块得到的索引信息存进SDRAM的索引区;在下次读数据之前,先读出一条索引信息,得到对应的数据帧的类型、长度、在数据区存储的起始地址和结束地址;因为索引信息的长度是固定的,可以通过操作SDRAM控制器经过有限次的读写命令将索引信息写进或读出索引区。步骤4:设计读写数据模块。根据索引信息在写索引完成后向数据区写入数据帧,在读数据帧的时候,先读出索引信息,根据索引信息操作SDRAM控制器读出数据帧;SDRAM控制器的读写次数根据索引信息确定。步骤5:设计地址控制模块。每次读写索引区和数据区的起始地址和结束地址都不同,需要不停切换读写的起始地址和结束地址;在SDRAM控制器中增加一个切换地址标志位,只要这个标志位置高,每次读写前就可以自由的切换读写的起始地址和结束地址;索引区的起始地址和结束地址的增量是固定的,数据区的起始地址和结束地址的增量是不固定的。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江理工大学,未经浙江理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811652956.4/,转载请声明来源钻瓜专利网。