[实用新型]具有主动EMI减少装置的FPGA/SOC板有效
| 申请号： | 201820236584.6 | 申请日： | 2018-02-09 |
| 公开（公告）号： | CN208093125U | 公开（公告）日： | 2018-11-13 |
| 发明（设计）人： | 纳伦达尔·韦努戈帕尔;辛昌隆;高宁 | 申请（专利权）人： | 龙营半导体股份有限公司 |
| 主分类号： | G09G3/32 | 分类号： | G09G3/32 |
| 代理公司： | 深圳市恒申知识产权事务所(普通合伙) 44312 | 代理人： | 王利彬 |
| 地址： | 中国香港湾仔皇后大道东*** | 国省代码： | 中国香港;81 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及具有主动EMI减少装置的FPGA/SOC板。提供了一种FPGA/SOC板，包括网络接口模块和FPGA/SOC组件，所述网络接口模块连接至所述FPGA/SOC组件以发送和接收时钟信号和数据信号，所述FPGA/SOC组件处理所述时钟信号和数据信号，还包括设置在所述网络接口模块与所述FPGA/SOC组件之间的EMI减少装置，所述EMI减少装置调制从所述网络接口模块到所述FPGA/SOC组件的所述时钟信号。本实用新型解决了数字电子装置之间的电磁干扰问题。 | ||
| 搜索关键词： | 网络接口模块 减少装置 时钟信号 数据信号 电磁干扰问题 数字电子装置 本实用新型 接收时钟 组件处理 调制 发送 | ||
【主权项】：
1.一种FPGA/SOC板，包括网络接口模块(101)和FPGA/SOC组件(102)，所述网络接口模块(101)连接至所述FPGA/SOC组件(102)以发送和接收时钟信号和数据信号，所述FPGA/SOC组件(102)处理所述时钟信号和数据信号，其特征在于，还包括设置在所述网络接口模块(101)与所述FPGA/SOC组件(102)之间的EMI减少装置(103)，所述EMI减少装置(103)调制从所述网络接口模块(101)到所述FPGA/SOC组件(102)的所述时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于龙营半导体股份有限公司，未经龙营半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201820236584.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种移动终端及其双LVDS屏驱动装置
- 下一篇：电子设备和无线充电设备
