[实用新型]一种测试机通讯时序物理防错结构

摘要

本实用新型公开了一种测试机通讯时序物理防错结构，包括LOADER板、排线和测试PCB板；LOADER板上设有若干个宽度相同的LOADER板排线接口，每个LOADER板排线接口均设有LOADER板定位缺口；每个LOADER板定位缺口距其所在LOADER板排线接口的左端距离均不相等；测试PCB板包括若干个测试PCB板；每个测试PCB板上均设有PCB板排线接口，每个PCB板排线接口均设有PCB板定位缺口；排线包括若干条排线，每条排线两端均设有LOADER板接头和PCB板接头；每个LOADER板接头上均设有LOADER板定位凸起；每个PCB板接头上均设有PCB板定位凸起。本实用新型的优点是：物理防呆可目视化；通用性高；安装方便，模块组件可回收替换；辅助确认测试PCB板卡工位号，提高FT效率。

主权项

1.一种测试机通讯时序物理防错结构，其特征在于：包括LOADER板、排线和测试PCB板；所述LOADER板上设有若干个宽度相同的LOADER板排线接口，每个LOADER板排线接口均设有LOADER板定位缺口；每个LOADER板定位缺口距其所在LOADER板排线接口的左端距离均不相等；所述测试PCB板包括若干个测试PCB板；每个测试PCB板上均设有PCB板排线接口，每个PCB板排线接口均设有PCB板定位缺口；所述排线包括若干条排线，每条排线两端均设有LOADER板接头和PCB板接头；每个LOADER板接头上均设有与LOADER板定位缺口相吻合的LOADER板定位凸起；每个PCB板接头上均设有与PCB板定位缺口相吻合的PCB板定位凸起。