[实用新型]一种音频解码SoC芯片的内部时钟架构有效
| 申请号： | 201820401455.8 | 申请日： | 2018-03-23 |
| 公开（公告）号： | CN207939497U | 公开（公告）日： | 2018-10-02 |
| 发明（设计）人： | 郭海涛 | 申请（专利权）人： | 深圳市摩雅电子有限公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 深圳市康弘知识产权代理有限公司 44247 | 代理人： | 尹彦;胡朝阳 |
| 地址： | 518000 广东省深圳市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种音频解码SoC芯片的内部时钟架构，所述音频解码SoC芯片包括时钟输入接口和I2S总线接口，所述I2S总线接口包括串行数据信号接口、帧时钟信号接口、主时钟信号接口和位时钟信号接口，所述时钟输入接口通过所述音频解码SoC芯片内部的走线与所述I2S总线接口的主时钟接口相连接。本实用新型的音频解码SoC芯片的内部时钟架构可消除I2S主时钟的时基抖动，提高音频DAC芯片的输出音质。 | ||
| 搜索关键词： | 音频解码 内部时钟 时钟输入接口 本实用新型 架构 主时钟 串行数据信号 位时钟信号 帧时钟信号 主时钟信号 时基抖动 音频DAC 音质 走线 芯片 输出 | ||
【主权项】：
1.一种音频解码SoC芯片的内部时钟架构，其特征在于，所述音频解码SoC芯片包括时钟输入接口和I2S总线接口，所述I2S总线接口包括串行数据信号接口、帧时钟信号接口、主时钟信号接口和位时钟信号接口，所述时钟输入接口通过所述音频解码SoC芯片内部的走线与所述I2S总线接口的主时钟接口相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市摩雅电子有限公司，未经深圳市摩雅电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201820401455.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种引脚功能限定电路和芯片
- 下一篇：一种低相噪频率综合器
