[实用新型]时钟同步电路和异步数据同步电路有效
| 申请号： | 201820775831.X | 申请日： | 2018-05-23 |
| 公开（公告）号： | CN208353312U | 公开（公告）日： | 2019-01-08 |
| 发明（设计）人： | E·塞萨 | 申请（专利权）人： | 意法半导体（格勒诺布尔2）公司 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135;H03K5/133 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 法国格*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及时钟同步电路和异步数据同步电路。在一个实施例中，时钟同步电路包括：相位比较器，包括具有被配置成接收数据信号的第一输入的第一电路；以及第二电路。第一电路被配置成检测数据信号的边沿。第二电路包括时钟发生器，该时钟发生器被配置成生成具有可调频率的时钟信号，其中相位比较器被配置成在检测到数据信号的边沿之后将数据信号的边沿与时钟信号的边沿进行比较，并且其中第二电路被配置成根据相位比较器的输出信号来修改钟信号的频率。本实用新型的电路能够在消耗很少能量的情况下快速实现时钟同步。 | ||
| 搜索关键词： | 电路 时钟同步电路 相位比较器 配置 时钟发生器 时钟信号 数据信号 同步电路 异步数据 接收数据信号 本实用新型 检测数据 可调频率 时钟同步 输出信号 消耗 检测 | ||
【主权项】：
1.一种时钟同步电路，其特征在于，包括：相位比较器，包括具有被配置成接收数据信号的第一输入的第一电路，所述第一电路被配置成检测所述数据信号的边沿；以及第二电路，包括时钟发生器，所述时钟发生器被配置成生成具有可调频率的时钟信号，其中所述相位比较器被配置成在检测到所述数据信号的边沿之后将所述数据信号的边沿与所述时钟信号的边沿进行比较，并且其中所述第二电路被配置成根据所述相位比较器的输出信号来修改所述时钟信号的频率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体（格勒诺布尔2）公司，未经意法半导体（格勒诺布尔2）公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201820775831.X/，转载请声明来源钻瓜专利网。
- 上一篇：基于电容补偿的数控衰减器
- 下一篇：一种迟滞比较器电路
