[实用新型]非易失性半导体存储器件

摘要

本实用新型提供一种非易失性半导体存储器件，包括MOS晶体管以及依次沉积于MOS晶体管的漏极区上方的阻挡层、浮栅、隧穿氧化层和控制栅；其中，栅极区连接至工作电压，当栅极区在工作电压下，源极区至漏极区的沟道导通，使漏极区的电压一致于源极区；源极区连接至第一电压，控制栅连接至第二电压，当第一电压和第二电压使隧穿氧化层两端的电势差超过阈值，隧穿氧化层被隧穿；以及阻挡层用于阻挡浮栅中的电荷向漏极区流失。本实用新型的技术方案可以提供一种基于DRAM架构的新型非易失性存储器件，实现多位非易失性数据存储功能。

主权项

1.一种非易失性半导体存储器件，其特征在于，包括：MOS晶体管，具有栅极区、源极区和漏极区；以及依次沉积于所述漏极区上方的阻挡层、浮栅、隧穿氧化层和控制栅；其中，所述栅极区连接至所述非易失性半导体存储器件的工作电压，当所述栅极区在所述工作电压下，所述源极区至所述漏极区的沟道导通，使所述漏极区的电压一致于所述源极区；所述源极区连接至第一电压，所述控制栅连接至第二电压，当所述第一电压和所述第二电压使所述隧穿氧化层两端的电势差超过阈值，所述隧穿氧化层被隧穿；以及所述阻挡层用于阻挡所述浮栅中的电荷向所述漏极区流失。