[实用新型]一种具有SOI结构的漏电过程自控的动态随机存储器单元

摘要

本实用新型涉及一种具有SOI（Silicon on Insulator，绝缘体上硅）结构的漏电过程自控的动态随机存储器（Dynamic Random Access Memory,DRAM）单元。其结构主要包括阵列访问晶体管，存储电容，以及隔绝它们的绝缘层。存储电容的底电极扩展至阵列访问晶体管沟道下方，并穿过绝缘层与晶体管的源极相连。与现有技术相比，本实用新型利用了扩展式电容控制晶体管沟道，能实现该存储电容在关态漏电过程中，对亚阈值漏电通道的自我控制，进一步减小了漏电流，从而提升了存储电容上电荷的保持时间。

主权项

1.一种具有SOI结构的漏电过程自控的动态随机存储器单元，其特征是，利用存储电容器上的电位对自身漏电过程进行自我控制的基本原理，存储器单元包括阵列访问晶体管，扩展式存储电容，以及隔绝它们的绝缘层；所述存储电容的底电极扩展至阵列访问晶体管沟道下方，并穿过绝缘层与晶体管的源极相连，存储电容顶电极为一良导体，通常接地；所述绝缘层位于访问晶体管沟道和扩展式电容底电极中间，为底电极对沟道控制的介电材料层；所述阵列访问晶体管位于绝缘层上方，由源极、栅极、漏极、沟道区、沟道栅极介电层组成，漏极与位线连接，栅极与字线连接，源极通过金属层与扩展式电容的底电极连接。