[实用新型]一种用于流体壁面剪应力测试仪的FPGA电源电路

摘要

本实用新型涉及一种用于流体壁面剪应力测试仪的FPGA电源电路，包括第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻、第一电感、第二电感、第一电压源、第二电压源、第三电压源、第四电压源、第五电压源、第六电压源、第七电压源、重置开关和电源供电芯片。本实用新型的流体壁面剪应力测试仪的FPGA电源电路能够输出稳定的电压，且能输出多路不同数值的电压。

主权项

1.一种用于流体壁面剪应力测试仪的FPGA电源电路，其特征在于，包括：第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)、第五电容(C5)、第六电容(C6)、第七电容(C7)、第八电容(C8)、第九电容(C9)、第十电容(C10)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第十二电阻(R12)、第十三电阻(R13)、第十四电阻(R14)、第十五电阻(R15)、第十六电阻(R16)、第十七电阻(R17)、第十八电阻(R18)、第一电感(L1)、第二电感(L2)、第一电压源(V1)、第二电压源(V2)、第三电压源(V3)、第四电压源(V4)、第五电压源(V5)、第六电压源(V6)、第七电压源(V7)、重置开关(Q)和电源供电芯片(U)；其中，所述第一电阻(R1)串接于所述第一电压源(V1)与所述电源供电芯片(U)的第一引脚(A1)之间，所述第一电容(C1)串接于所述电源供电芯片(U)的第二引脚(A2)、第三引脚(A3)、第四引脚(A4)、第五引脚(A5)、第六引脚(A6)、第七引脚(A7)、第八引脚(A8)和第十引脚(A10)连接形成的节点处与接地端(GND)之间，所述第二电容(C2)串接于所述第一电阻(R1)和所述电源供电芯片(U)的第一引脚(A1)连接形成的节点处与所述接地端(GND)之间，所述第三电容(C3)串接于所述电源供电芯片(U)的第二引脚(A2)、第三引脚(A3)、第四引脚(A4)、第五引脚(A5)、第六引脚(A6)、第七引脚(A7)、第八引脚(A8)和第十引脚(A10)连接形成的节点处与所述接地端(GND)之间，所述第四电容(C4)串接于所述电源供电芯片(U)的第二引脚(A2)、第三引脚(A3)、第四引脚(A4)、第五引脚(A5)、第六引脚(A6)、第七引脚(A7)、第八引脚(A8)和第十引脚(A10)连接形成的节点处与所述接地端(GND)之间，所述电源供电芯片(U)的第九引脚(A9)连接至所述接地端(GND)，所述第二电阻(R2)串接于所述第二电压源(V2)与所述电源供电芯片(U)的第十一引脚(A11)之间，所述第三电阻(R3)串接于所述第二电阻(R2)和所述电源供电芯片(U)的第十一引脚(A11)连接形成的节点处与所述接地端(GND)之间，所述电源供电芯片(U)的第十二引脚(A12)和第十三引脚(A13)均连接至所述第三电阻(R3)与所述接地端(GND)连接形成的节点处；所述第一电感(L1)和所述第七电阻(R7)串接于所述电源供电芯片(U)的第十四引脚(A14)与所述第三电压源(V3)之间，所述第六电阻(R6)并接于所述第七电阻(R7)的两端，所述第四电阻(R4)和所述第五电容(C5)并接于所述第一电感(L1)和所述第七电阻(R7)连接形成的节点处与所述电源供电芯片(U)的第十五引脚(A15)之间，所述第五电阻(R5)串接于所述第四电阻(R4)和所述电源供电芯片(U)的第十五引脚(A15)连接形成的节点处和所述电源供电芯片(U)的第十六引脚(A16)之间，所述第五电阻(R5)和所述电源供电芯片(U)的第十六引脚(A16)连接形成的节点连接至所述接地端(GND)，所述第六电容(C6)串接于所述第一电感(L1)和所述第七电阻(R7)连接形成的节点处和所述接地端(GND)之间,所述第二电感(L2)和所述第十一电阻(R11)串接于所述电源供电芯片(U)的第十七引脚(A17)与所述第四电压源(V4)之间，所述第十电阻(R10)并接于所述第十一电阻(R11)的两端，所述第八电阻(R8)和所述第七电容(C7)并接于所述第二电感(L2)和所述第十一电阻(R11)连接形成的节点处与所述电源供电芯片(U)的第十八引脚(A18)之间，所述第九电阻(R9)串接于所述第八电阻(R8)和所述电源供电芯片(U)的第十八引脚(A18)连接形成的节点处和所述电源供电芯片(U)的第十九引脚(A19)之间，所述第九电阻(R9)和所述电源供电芯片(U)的第十九引脚(A19)连接形成的节点连接至所述接地端(GND)，所述第八电容(C8)串接于所述第二电感(L2)和所述第十一电阻(R11)连接形成的节点处和所述接地端(GND)之间，所述第十二电阻(R12)串接于所述电源供电芯片(U)的第二十引脚(A20)与所述电源供电芯片(U)的第二十一引脚(A21)之间，所述第十四电阻(R14)串接于所述电源供电芯片(U)的第二十引脚(A20)和所述第十二电阻(R12)连接形成节点处与所述第五电压源(V5)之间，所述第九电容(C9)串接于所述电源供电芯片(U)的第二十引脚(A20)和所述第十四电阻(R14)连接形成节点处与所述接地端(GND)之间，所述第十三电阻(R13)串接于所述电源供电芯片(U)的第二十一引脚(A21)和所述第十二电阻(R12)连接形成节点处与所述接地端(GND)之间，所述第十五电阻(R15)串接于所述电源供电芯片(U)的第二十二引脚(A22)与所述电源供电芯片(U)的第二十三引脚(A23)之间，所述第十七电阻(R17)串接于所述电源供电芯片(U)的第二十二引脚(A22)和所述第十五电阻(R15)连接形成节点处与所述第六电压源(V6)之间，所述第十电容(C10)串接于所述电源供电芯片(U)的第二十二引脚(A22)和所述第十七电阻(R17)连接形成节点处与所述接地端(GND)之间，所述第十六电阻(R16)串接于所述电源供电芯片(U)的第二十三引脚(A23)和所述第十五电阻(R15)连接形成节点处与所述接地端(GND)之间，所述重置开关(Q)连接至所述电源供电芯片(U)的第二十三引脚(A23)，所述第十八电阻(R18)串接于所述电源供电芯片(U)的第二十三引脚(A23)和所述重置开关(Q)连接形成的节点处与所述第七电压源(V7)之间。